13장 예비보고서 JFET 바이어스 회로
- 최초 등록일
- 2016.10.07
- 최종 저작일
- 2015.03
- 7페이지/ 한컴오피스
- 가격 1,000원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
목차
1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과
3. 실험방법 및 유의사항
4. 참고문헌
본문내용
실험에 관련된 이론
이 실험에서는 세 개의 바이어스 회로를 분석한다. 이론적으로 JFET를 바이어스하는 순서는 BJT와 같다. JFET의 드레인 특성곡선이 주어지고 JFET와 연결된 외부 회로가 결정된 경우 VDD, VDS, ID로 표현되는 부하선을 그릴 수 있다. 이 부하선과 드레인 특성곡선과의 교점이 JFET의 동작점을 결정하게 된다. 특성곡선은 JFET의 물리적 특성에 의해 결정되지만 부하선은 JFET와 연결된 외부 회로의 영향을 받는다.
실제로는 같은 종류의 JFET라도 드레인 특성곡선에 큰 차이가 있다. 따라서 제조사에서는 일반적으로 이 특성곡선을 공개하지 않고 그 대신 포화전류와 핀치 오프 전압을 규격표에 제공한다. 따라서 JFET의 동작점을 결정하기 위해 다른 접근방법을 쓸 필요가 있다.
먼저 특정한 JFET에 대해 VGS와 ID의 관계를 나타내는 트랜스컨덕턴스 곡선을 포화전류와 핀치 오프 전압, Shockley 방정식으로부터 구한다. 다음 JFET에 연결된 외부 회로에 민감한 바이어스 곡선을 구한다. 동작점은 이 두 곡선의 교점으로 결정한다.
참고 자료
네이버 백과사전
http://blog.naver.com/abio2000?Redirect=Log&logNo=150077421904