전기전자공학기초실험-공통 소스 및 공통 게이트 트랜지스터 증폭기

소개글

"전기전자공학기초실험-공통 소스 및 공통 게이트 트랜지스터 증폭기"에 대한 내용입니다.

목차

Ⅰ. 전기전자기초실험 예비보고서
1. 실험목적
2. 실험 이론
3. 실험순서 및 예비실험값

Ⅱ. 전기전자기초실험 결과보고서
1. 결과
2. 실험 토의 및 고찰

본문내용

1. 실험목적
공통 source와 공통 gate 증폭기의 직류전압 및 교류신호를 측정하여 전압 이득과 입출력 임피던스를 측정한다.

2. 실험 이론
gm = ID를 VGS에 대해서 미분한 것으로 보고 정리해보면 2IDSS(1-VGS/VP)(0-1/VP)가 된다.

VGS=0V 일 때를 gm0라고 하고, gm0=2IDSS/VP 가 되어 밑의 식이 된다.

(1) 공통 source 회로(Common Source:CS)의 교류 전압이득
교류 전압이득을 얻으려면 등가회로가 필요하다. 입력신호 주파수가 높다고 가정하면 source 저항은 단락, 출력전압VO=-gmvgs(rdllRD) , Id = gmvgs 가 된다.

(2) 공통 source(CS) 회로의 입력 임피던스
JFET의 gate는 역방향 bias 이므로 FET의 내부로 전류가 흘러들어가지 못함
Zi = RG

(3) 공통 source (CS) 회로의 출력 임피던스
ZO = RD

(4) 공통 gate 회로의 전압이득
KVL이나 KCL을 이용하여 구할 수 있으며 식을 정리하면 다음과 같다.
AV = v0/vi = gmRD

(5) 공통 gate 입력 임피던스
회로이론에서 배운 종속에너지원만 있는 경우 검사 전압원이나 전류원을 이용하여 해석하면 된다.
Zi = Rs ll 1/gm

(6) 공통 gate 출력 임피던스
출력 임피던스는 입력이 접지된 경우이므로 VGS = 0이 된다. =>gmvgs=0이 되어 아래식이 됨.
Zo = RD

참고 자료

없음