[전자회로설계및실험] 예비보고서 - JFET 특성 12장
- 최초 등록일
- 2010.08.23
- 최종 저작일
- 2010.05
- 7페이지/ 한컴오피스
- 가격 1,500원
소개글
실험에 관련된 이론, 실험회로 및 시뮬레이션 결과(pspice파형포함), 실험방법및유의사항, 참고문헌을 깔끔하게 정리해 놓았습니다 *^^*
목차
1. 실험에 관련된 이론
2. 실험회로 및 시뮬레이션 결과(pspice파형포함)
3. 실험방법및유의사항
4. 참고문헌
본문내용
JFET(Junction field-effect transistor)는 유니폴라(unipolar) 소자이다. n-채널 JFET의 전류 캐리어는 전자이고, p-채널 JFET의 전류 캐리어는 정공이다. n-채널 JFET에서 전류의 경로는 n-도핑된 게르마늄이나 실리콘이고, p-채널 JFET에서 전류의 경로는 p-도핑된 게르마늄, 실리콘이다. 전류의 흐름은 채널 내부에서 서로 반대로 도핑된 영역 사이에 생기는 공핍영역에 의해 조절된다. 채널은 각각 드레인과 소스로 불리는 두 개의 단자에 연결되어 있다. n-채널 JFET에서는 드레인이 양(+) 전압에, 소스가(-)전압에 연결되어 채널에 전류의 흐름이 형성된다. p-채널 JFET의 경우 인가전압의 극성은 n-채널 JFET와 반대이다.
게이트로 불리는 세 번째 단자는 공핍영역과 채널의 폭을 조절할 수 있는 매커니즘을 제공하며, 이를 통해 드레인과 소스 단자 간에 흐르는 전류를 제어할 수 있다. n-채널 JFET에서는 게이트에서 소스까지의 전압이 음전압으로 될수록 채널의 폭이 좁아지며 드레인에서 소스로 흐르는 전류는 작아지게 된다.
이 실험에서는 JFET의 다양한 전압과 전류 사이의 관계를 확립한다. 이 관계의 성질은 JFET 적용분야의 범위를 결정하게된다.
JFET의 구조 및 종류
접합 전계효과 트랜지스터(Junction Field Effect Transistor; JFET)는 채널의 전류를 제어하기 위하여 역 바이어스 되는 접합으로 동작하는 전자소자로서 구조에 따라 n채널 또는 p채널로 나누어진다. 그림 1에 JFET의 두 가지 가능한 구조 및 기호를 도시하였으며 여기서 게이트(G)단은 내부적으로 서로 연결되어 있다.
참고 자료
[1] 전자회로실험 제 10판. Robert L. Boylestad
[2] 네이버 백과사전
[3] 기초전자회로실험 (인터비젼) 교재
[4] Micro electronic Circuits Sedra∙Smith (OXFORD)
[5] http://blog.naver.com/abio2000?Redirect=Log&logNo=150077421904