04부울대수 02 예비
- 최초 등록일
- 2012.11.06
- 최종 저작일
- 2011.03
- 5페이지/ 한컴오피스
- 가격 1,000원
소개글
디지털공학실험
목차
없음
본문내용
1. 목적
가. 부울대수의 기본 논리 연산과 정리를 이해한다.
나. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부한다.
다. 드모르강의 정리를 이해하고 논리식에 적용하는 방법을 공부한다.
2. 이론
라. 조합논리회로 설계
조합논리회로는 입력의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능을 입출력관계에 대한 논리식으로 표현하여야 한다. 이 때 모든 경우의 입력에 대응되는 출력을 고려해야 한다. 또한 회로의 간략화 방법을 이용하면 단순한 회로(게이트의 수 혹은 입력의 수가 작은 회로)로 구현할 수 있다. 다음과 같이 간단한 기능을 갖는 회로를 예로 들어 설계과정을 살펴보기로 한다.
<중 략>
5) 2)와 4)의 회로도를 비교하라.
2)의 회로도는 정리가 되지 않은 식으로 회로도가 어렵진 않지만 너무 크다. 그에 비해 4)의 회로도는 최소화된 상태로 2)의 회로도에 비해 회로가 많이 간소화 되었다. 결과값은 두 회로도가 서로 같다.
참고 자료
없음