실험 2. CMOS 회로의 전기적 특성(예비)

소개글

아주대 2012년 1학기 논리회로 실험입니다.^_^ 싸게 구입하고 유용하게 사용하세욥 ㅎㅎ

목차

1. 실험 목적
2. 주요 이론
3. 주요 디바이스
4. 실험 절차
5. 예상 결과물

본문내용

1. 실험 목적
-CMOS 회로의 전기적 특성 이해

2. 주요 이론

논리 소자는 VIL보다 낮은 범위의 입력 전압은 논리 0으로 인식하며 VIH보다 높은 범위의 입력 전압은 논리 1로 인식한다. VIL보다 높지만 VIH보다 낮은 범위의 입력은 논리 값이 불확실한 구간이므로 이 범위의 전압을 디지털 회로에서 사용하면 그 결과를 예측할 수 없다. 그러므로 매우 느리게 변하는 신호나 잡음에 의해서 전압이 불안정한 신호는 문제를 일으킬 수밖에 없으므로 이런 신호는 반드시 논리 값이 확실한 신호로 변환해야 한다. 이 때 필요한 것이 Schmitt trigger이다.

논리 신호가 논리 회로 속을 전파할 때 생기는 지연 시간. 논리 신호의 시간에는, 상승 지연 시간 Trd와 하강 지연 시간 Tfd가 있는데, 출력의 상승, 하강에 대한 각각의 입력에서의 지연 시간을 말한다. 이 둘 사이의 평균값을 전파 지연 시간 Tpd라고 한다.

참고 자료

없음