실험2 예비보고서 실험 2. CMOS 회로의 전기적 특성

소개글

실험 2. CMOS 회로의 전기적 특성High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.

목차

1. 목적
2. 이론
3. 예비보고서(문제)
4. 주의사항
5. 시뮬레이션(예측) (결과를 확인하기 위해 조금 크게 삽입했음)

본문내용

1. 목적
High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.

2. 이론
CMOS와 TTL을 이용한 Schmitt-Trigger의 회로의 구성과 동작원리를 통한 히스테리시스를 살펴본다.

Schmitt-Trigger inverter의 특징

Schmitt-Trigger Inverter의 가장 큰 특징은 Abnormal영역에서 노이즈에 영향을 받더라도 출력은 변화를 일으키지 않는 특성을 가져서 노이즈에 강한성질을 갖게하는 히스테리시스 현상이다.
히스테리시스 전압이란 일정한 상태에서 일정한 값으로 정의되는 전압이 아닌 이전의 전압상태 변화에 따라 값이 변하는 전압을 말한다. 이러한 히스테리시스 특징을 이용하여 어떤 값 이상에서 H가 되고 나면 특정 값 이하로 떨어지기 전에는 H을 유지하는 것이다. 반대로 어떤 값 이하에서 L가 되고 나면 특정 값 이상 올라가기 전에는 L을 유지하게 되는 것이다. 그러므로 문턱 전압근처에서 입력 값에 대해서 출력 값이 변하는 것을 막을 수 있는 역할을 하는 것이다.

① CMOS을 이용한 Schmitt-Trigger
Schmitt-Trigger
히스테리시스 현상
위 그림에서 볼 수 있듯이 CMOS Schmitt-Trigger는 위쪽에 두 개의 P채널과 아래쪽에 N채널에 각각 P채널과 N채널이 VCC에 연결되어 있다. 입력이 0V이면 P1, P2은 ON이 되고 N1, N2, P3는 OFF가 되어 출력은 H가 된다. 입력이 점점 올라가게 되면 ground에 걸려있는 N1이 먼저 ON된다. N1, N3가 모두 동작한 상태여서 내부저항에 의해 VCC에 의한 전압분배가 일어나게 될 것이다. 그럼으로 N1의 drain 쪽 전압이 올라가게 됨에 따라 N1은 더욱 빨리 전류가 흐르게 될 것이고, N2의 source쪽의 전압이 높아짐에 따라 더 높은 전압을 걸어 주었을 때 동작하게 될 것이다. N2가 동작하는 문턱전압이 될 때 비로써 출력은 0이 될 것이다. 반대로 입력전압이 떨어지게 되면 P채널 쪽에서도 마찬가지 현상을 보일 것이다. 이처럼 N1, N2(P1, P2)의 동작 차이에 의해서 히스테시스 현상을 보이게 되는 것이다.

참고 자료

없음