• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

[아주대] 논리회로실험 2장 예비(CMOS 회로의 전기적 특성)

*대*
최초 등록일
2013.09.15
최종 저작일
2012.09
9페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니

소개글

A+ 받은 레포트 입니다.
열심히 썻으니 참고하세요.

목차

1. OBJECTIVES
2. RESUME OF THEORY
3. EQUIPMENT REQUIRED
4. PROCEDURE
5. EXPECTING RESULTS
6. 결선도

본문내용

OBJECTIVES
- CMOS 회로의 전기적 특성 이해. -> VOHmin, VIHmin이나 내부저항, transition time 등 실제 CMOS회로에서의 소자들의 특성을 실험을 통해서 직접 관찰하고 그 이유를 알아본다.
RESUME OF THEORY
Logic levels & DC noise margins
논리 소자의 logic level 판정 방식
V _{OHMIN} : HIGH를 출력할 때 최소 허용 전압
V _{IHMIN} : HIGH를 입력받을 때 최소 허용 전압
V _{OLMAX} : LOW를 출력할 때 최대 허용 전압
V _{ILMAX} : LOW를 입력받을 때 최대 허용 전압
보통 V _{OHMIN}은 V _{IHMIN}보다 크게 V _{OLMAX}는 V _{ILMAX}보다 작게 설계하며 그 차이를 noise margin이라 한다.

<중 략>

실험4)
위 회로를 bread board에 구성하고 파형발생기를 이용하여 5V의 진폭을 가진 사각 파를 발생시켜 오실로스코프를 이용하여 인버터를 2번 거친 4번 핀에서의 전달시연시간과 인버터를 6번 거친 8번 핀에서의 전달지연시간을 측정하여 인버터의 전달지연시간 T _{PD}를 구하고 data sheet의 값과 비교해 본다.
EXPECTING RESULTS
실험1)
인버터의 입출력 결과를 예상해보면 옆 그림과 같은 모양이 관찰될 것이며 입력이 1.5V ~ 3.5V일 때는 High나 Low 논리 값으로 정의할 수 없는 출력 값이 나올 것이다.

참고 자료

없음

자료후기(1)

*대*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
탑툰 이벤트
[아주대] 논리회로실험 2장 예비(CMOS 회로의 전기적 특성)
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업