디지털시계 설계와 분석

소개글

실험과제로 했습니다.

디지털시계가 돌아가는 원리를 적었습니다.

목차

목적
설계와 이론
실제 설계
고 찰

본문내용

목적
디지털 응용회로를 설계, 구현하고 실험을 통해 동작을 확인하기로 한다.
디지털 응용회로의 예로 디지털시계 회로를 설계해보자. 디지털시계는 우리 주위에서 보는 자판기보다 훨씬 간단한 것이긴 하지만 디지털 응용회로 설계에 대한 개념 정립과 설계 절차 등에 대한 학습에 도움이 될 것이다.

설계와 이론
1. 설계과제의 문제 및 제한 조건
디지털시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로이다. 디지털 시계를 설계하기 위해서 BCD-7-Segment decoder, 12시간 표시기 디코더, modulo-N 카운터 등이 필요하다. modulo-N 카운터는 6진 카운터, 10진 카운터, 12진 카운터가 필요하다.

2. 문제 해결
우리에게 필요한 것은 각 세그먼트에 연결될 카운터를 설계하는 것이다. 카운터를 설계하면 세그먼트 디코더를 이용하여 세그먼트와의 연결은 쉽게 할 수 있기 때문이다.
설계해야 할 카운터는 초의 1의 자리 10진 카운터, 10의 자리 6진 카운터, 분의 1의 자리 10진 카운터, 분의 10의 자리 6진 카운터, 시의 12진 카운터이다.
이것은 또한 동기화되어있기 때문에 enable 기능이 있어야 한다. enable 기능이 없다면 각 클럭이 인가될 때마다 모든 카운터가 1씩 증가할 것이기 때문이다. 그것은 우리가 원하는 바가 아니다. 초의 1의자리가 9에서 0으로 갈 때 초의 10의자리가 하나 증가해야 하고, 초의 10의자리가 5에서 0으로 갈 때 분의 1의자리가 증가해야 하며, 분의 10의자리가 9에서 0으로 갈 때 분의 10의자리가 증가해야 하며 분의 10의자리가 5에서 0으로 갈 때 시의 카운터가 증가하도록 설계를 해야 할 것이다.
초의 1의 자리 카운터의 클럭 주기가 1이라면 10의 자리 카운터는 클럭 주기가 10이고 분의 1의 자리 카운터는 클럭 주기가 60이 되는 것처럼 보이도록 enable 신호를 설계하면 될 것이다.

참고 자료

없음