문서광장
테마광장
자격시험
파트너스
로그인
회원가입
충전하기
자료등록
고객센터
통합 검색
검색
검색기록 전체삭제
마이페이지
알림
장바구니
0
luke0403
스토어
내 판매자 스토어
내 팔로우 스토어
홈
자료요청
전체자료
받은후기
전체자료
26
개
검색어 입력폼
검색
RC 및 RL 직렬회로, RC 및 RL 병렬회로 결과레포트
3. 결과 검토 1) RC 및 RL 직렬회로 (1) [표 17-1]에서 RC 직렬회로의 위상차가 90.67°로 오차를 감안하면 이론값 90°와 같다. (2) [표 17-2]에서 RL 직렬회로의 위상차가 89.1..
공학/기술
|
2022.11.06
|
6페이지
|
1,000원
|
조회(144)
직렬회로
,
RL
,
RC
,
병렬회로
미리보기
닫기
RC 및 RL 직렬회로, RC 및 RL 병렬회로 예비레포트
4. 관련이론 1) RC 및 RL 직렬회로 지금까지는 주로 저항, 커패시터, 인덕터 등 개별 소자의 특성을 알아보았다. 이번 실험에서는 저항과 커패시터 또는 저항과 인덕터를 직렬로 연결한 RC 직렬회로 및 RL ..
공학/기술
|
2022.11.06
|
15페이지
|
1,000원
|
조회(96)
직렬회로
,
RL
,
RC
,
병렬회로
미리보기
닫기
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트
이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA로 동작해 결과를 확인하였다. 동기 카운터 설계를 할 때에는 간단한 up카운터 일지라도 진리표를 그리고 ..
공학/기술
|
2022.11.06
|
2페이지
|
1,000원
|
조회(71)
FPGA
,
FSM
,
board
,
up-counter
미리보기
닫기
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트
1) FPGA FPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NO..
공학/기술
|
2022.11.06
|
5페이지
|
1,000원
|
조회(68)
FPGA
,
FSM
,
board
,
up-counter
미리보기
닫기
Verilog 언어를 이용한 Sequential Logic 설계 결과레포트
이번 실험은 Verilog HDL을 이용하여 SR Latch, D Flip-Flop, T Flip-Flop을 설계하고 시뮬레이션 결과를 확인하였다. SR Latch와 D Flip-Flop의 모듈 코드를 참고해 정해진..
공학/기술
|
2022.11.06
|
3페이지
|
1,000원
|
조회(49)
설계
,
verilog
,
Sequential Logic
미리보기
닫기
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트
1) FPGA FPGA(Field-Programmable Gate Array)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자이다. 설계 가능 논리 소자는 AND, OR, XOR, NO..
공학/기술
|
2022.11.06
|
8페이지
|
1,000원
|
조회(57)
설계
,
verilog
,
Sequential Logic
미리보기
닫기
Vivado를 이용한 Moore, Mealy FSM 설계 결과레포트
이번 실험은 FPGA 보드와 Verilog를 이용하여 Moore machine과 Mealy machine을 설계하고 보드에 업로드해 결과를 확인하였다. 정해진 논리를 Moore machine과 Mealy machin..
공학/기술
|
2022.11.06
|
5페이지
|
1,000원
|
조회(85)
설계
,
verilog
,
Moore
,
FSM
,
Mealy
,
Vivado
미리보기
닫기
Vivado를 이용한 Moore, Mealy FSM 설계 예비레포트
1. 실험 제목 1) Vivado를 이용한 Moore/Mealy FSM 설계 2. 관련 이론 - Finite-state machine FSM, 유한 상태 기계라고도 불리는 이 장치는 컴퓨터 프로그램과 ..
공학/기술
|
2022.11.06
|
5페이지
|
1,000원
|
조회(95)
설계
,
verilog
,
Moore
,
FSM
,
Mealy
,
Vivado
미리보기
닫기
Verilog Basic, FPGA, 시프트 레지스터 카운터 결과레포트
이번 실험은 FPGA 보드와 Verilog를 이용하여 Ring counter, Johnson counter를 설계하고 보드에 업로드해 결과를 확인하였다. Ring counter와 Johnson counter 모두 마..
공학/기술
|
2022.11.06
|
6페이지
|
1,000원
|
조회(44)
카운터
,
verilog
,
시프트 레지스터
,
FPGA
미리보기
닫기
Verilog Basic, FPGA, 시프트 레지스터 카운터 예비레포트
1. 실험 제목 1) Verilog Basic, FPGA 2) 시프트 레지스터 카운터 2. 관련 이론 1) Verilog Basic, FPGA - Verilog의 구조 (1) 시작부분 mod..
공학/기술
|
2022.11.06
|
8페이지
|
1,000원
|
조회(51)
카운터
,
verilog
,
시프트 레지스터
,
FPGA
,
예비레포트
미리보기
닫기
이전10개
1
2
3
다음10개
AI 챗봇
2024년 06월 17일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:33 오전
아이디와 비밀번호를 잊어버렸습니다.
자료를 잘못 구매했어요. 취소가 가능한가요?
왜 10,000원을 충전했는데 12,000원 결제가 되었나요?
출금 신청 시 실명확인DB에 없는 정보라고 나와요.
New
24시간 응대가능한
AI 챗봇이 런칭되었습니다.
닫기