"CPLD" 검색결과 61-79 / 79건
카운터설계
이와같은 소자로 PAL, PLD, CPLD 등의 이름으로 여러 Maker가 있습니다.
리포트 | 28페이지 | 3,000원 | 등록일 2010.11.23
[공학기술]CMOS VLSI 설계의 원리5(7장뒷부분)
.) ex)128bit의 CPLD 가 3개 있다. 시험하고자 하는 CPLD 는 단 1개. ... 이때 모두 테스트를 한다면, 128*3이라는 테스트가 필요한데, 필요없는 2개의 CPLD 를 Bypass시켜주면 128+2라는 테스트만이 필요하게 된다 SAMPLE/PRELOAD –
리포트 | 21페이지 | 2,000원 | 등록일 2007.04.02
VHDL을 이용한 전자키 프로젝트 결과 보고서
또한 VHDL을 사용함으로써 VHDL 언어와 CPLD 에 대한 이해도를 높이고, IC 칩으로만 이루어진 보드보다 CPLD 를 사용한 보드의 필요성과 편리함을 알기 위함이다. 3.
리포트 | 22페이지 | 2,500원 | 등록일 2007.06.10
vhdl의 개요 보고서
보통 사용자는 프로그램 편집기에서 이러한 예약어와 식별어를 구분하기 위해 식별어는 대문자로, 예약어는 소문자로 사용하는 방식의 나름대로의 통일성을 가지고 프로그래밍하기도 하고 특히 CPLD 나
리포트 | 3페이지 | 1,000원 | 등록일 2008.06.22
ITX와 ARM비교
Frequency Wireless Intel SpeedStep ® / Wireless MMX™ DDR · Mobile DDR SDRAM 128M FLASH · NAND FLASH 128M CPLD
리포트 | 5페이지 | 1,000원 | 등록일 2008.06.18
[전자] 임베디드 시스템
Programmable Logic Array) 3) PAL(Programmable Array Logic) 4) SPLD(Simple Programmable Logic Device) 5) CPLD
리포트 | 9페이지 | 3,000원 | 등록일 2005.09.08
임베디드 용어정리
복합 프로그래머블 논리 소자 (CPLD )는 비슷한 역할을 할 수 있는 소자이다. - 출처 : http://ko.wikipedia.org/wiki/ 5.복합 프로그래머블 논리 소자란?
리포트 | 7페이지 | 1,000원 | 등록일 2009.10.15
컴퓨터의 이해 과목 주요자료정리
커스텀 설계에 비교해서 밀집도가 낮아지고 성능의 저하), 게이트 어레이(하나의 IC 에 1000-백만 게이트->게이트 상호연결), 설계과정이 CAD를 사용해서 고도로 자동화 됨 CPLD
리포트 | 10페이지 | 1,000원 | 등록일 2010.04.07 | 수정일 2015.11.03
JTAG
그러면 CPLD 가 3개 있더라도 한 CPLD 만 시험한다면 128 + 2번만 쉬프트 시키면 원하는 디바이스의 바운더리 셀의 내용을 얻거나 설정할 수 있게 하는 겁니다. ... TAP (Test Access Port) JTAG는 CPU의 코어가 들어있는 CPLD 의 외부 단자 중에 5개의 단자만을 사용합니다. ... 보통 CPLD 의 로직을 시험할 때 외부에 영향을 끼치지 않고 내부의 동작만을 동작시켜서 시험해야 할 경우가 있는데 이때 이 기능을 사용합니다.
리포트 | 24페이지 | 1,000원 | 등록일 2004.12.28
[공학]JTAG개요
시험하고자 하는 CPLD 가 여러 개가 있을 때 측정대상이 되지 않는 CPLD 를 Bypass하는데 사용합니다.
리포트 | 8페이지 | 1,500원 | 등록일 2006.06.05
VHDL. 기본 논리게이트 설계하기
주로 RTL 설계에 사용되며, CPLD /FPGA를 설계할 때 추상도가 높은 레벨을 사용함으로써 어려운 논리식을 사용하지 않고 설계시간도 단축할 수 있다.
리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18
[컴퓨터공학,전자공학] JTAG 레포트
여러 CPLD 가 연결되어 있을 때 접근속도를 효율적으로 하기위해 사용된다. 9. ... 또는 메모리를 거치지ort ) JTAG 은 CPU의 코어가 들어있는 CPLD 의 외부단자중 다음의 다섯 개만을 사용한다. 이 단자들의 묶음을 TAP 라고 한다. 8.
리포트 | 12페이지 | 2,000원 | 등록일 2004.06.09
[마이크로프로세스] 로봇 ARM
두 번째 아쉬운 점은 CPLD 칩의 게이트 용량이 그렇게 넉넉하지가 않아 칩 설계에 제동이 많이 걸렸던 것이다. ... 수많은 시행 착오의 끝에 VHDL코딩도 완성시켰고, 센서 감도의 데이터화에도 성공을 거두었으나 서보 모터 자체에서 노이즈에 대한 신호왜곡이 너무 커 CPLD 칩에서 로봇까지 이어지는 ... 출력파형을 시뮬레이션 한 결과이다. { [그림9]발생된 3개의 유형의 PWM (d)Rom의 설계 시간 기억 Ram을 설계했는데 굳이 Rom을 설계할 이유는 없었지만 우리가 사용한 CPLD
리포트 | 18페이지 | 2,500원 | 등록일 2002.09.24
[디지털 전자통신]OrCAD
Express for Windows - FPGA(Field Programmable Gate Array)와 CPLD (Complex Programmable Logic Design) 설계의
리포트 | 5페이지 | 1,500원 | 등록일 2004.10.08
VHDL
Routing Determine physical design information = produce real delay and size Is also called Fitting in CPLD -type
리포트 | 15페이지 | 1,000원 | 등록일 2001.09.14
[전자전기 시뮬레이션] PSpice 사용법에관한 발표
Programmable logic Wizard CPLD 나 FPGA design, Digita기 위해서는 사용될 프로젝트의 Type을 Analog or Mixed-Signal Circuit
리포트 | 25페이지 | 3,500원 | 등록일 2002.11.16
[디지털] VHDL 강좌2
ASIC - Programmable IC Type : PLA, SPLD, CPLD , FPGA - Memory IC Type: MICOM, ASIC Memory, FIFO - Logic
리포트 | 7페이지 | 1,000원 | 등록일 2001.11.11
맨위로
