"플립-플롭" 검색결과 341-360 / 492건

• 

  디지털회로설계 FPGA와 Sea Of Gates

  플립 플롭 셀은 비동기의 셋과 리셋 액티브 로우 인에이블 그리고 프로그램 가능한 클럭의 극성을 제공한다. ... 지금까지 FPGA와 Sea-of-Gates에 대하여 알아보았다. 그렇다면 전반적인 내용에 대하여 비교하여 표로 정리해보도록 하자. ... Sea-of-Gates 앞에서 설명된 칩은 제작공정을 요구하지 않는다. 설계자는 일반적으로 가능한 한 비순환 공학비용(NRE)을 최소로 유지시키려고 노력한다.

  리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

  다운로드 장바구니
• 

  디지털 공학 기본자료

  카운터동기형 J-K 플립플롭을 이용한 8진 카운터상태도8진 카운터이므로 상태가 위의 상태도에서 알 수 있듯이 3 개의 F/F ... 플립플롭은 그 구조와 기능에 따라서 RS형 (SR형이라고도 불림, 영어: Set-Reset), JK형, D형 (영어: Delay), T형 (영어: Toggle)의 종류로 분류된다. ... 그렇기 때문에 이런 회로를 분주기라고 부른다.카운터의 종류 이진카운터,그레이코드 카운터,웨이팅 카운터,논웨이팅 카운터,링 카운터,존슨 카운터,원핫 상태카운터,필드코드 카운터,언플드코드

  리포트 | 6페이지 | 1,000원 | 등록일 2008.04.07

  다운로드 장바구니
• 

  디지털 연산회로 실험

  : (3) 위 J-K 플립플럽을 이용하여 T 플립플럽 회로를 구성하고, T 플립플럽의 출력파형 Q를 완성하시오. ... 그림 6-2. ... 그림 6-3.

  리포트 | 6페이지 | 1,000원 | 등록일 2008.05.28

  다운로드 장바구니
• 

  전자회로 실험 예비 보고서(전압제어 발진기 회로)

  RS 플립-플롭을 세트시켜 포화된 트랜지스터는 0의 한계전 압을 갖고 제어전압은 전압분할기 때문에 +10V에 고정되어 있다. ... R 입력에 높은 전압을 공굽했다고 하면 이것은 RS 플립-플롭을 리세트하여 출력 Q는 낮아지고 트랜지스터는 차단상태가 된다. ... 비교기의 출력이 RS플립-플롭을 세트하면서 높아지며 높은 Q출력은 트랜지스터를 포화시키 고 재빨리 커패시터를 방전시킨다. 3.

  리포트 | 9페이지 | 2,000원 | 등록일 2008.09.09

  다운로드 장바구니
• 

  VHDL에 관하여

  다음으로 로직 레벨은 플립 플롭이나 각종 게이트의 회로를 표현하는 레벨에 해당한다. 특히 이 레벨은 종래 의 회로도를 입력하고 그리는 방식의 설계에 해당하는 레벨이기도 하다. ... 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 이용해 큰 블록을 설계하는 상향식 설계(bottom-up ... HDL을 통해 회로를 설계하는 방식을 하향식(top-down)설계 방식이라 한다. (1) 하드웨어 기술 언어 HDL 하드웨어 기술 언어 즉 HDL(Hardware Description

  리포트 | 8페이지 | 1,000원 | 등록일 2013.01.24

  다운로드 장바구니
• 

  세포막의 물질수송

  *플립페이즈 특정한 신산 지방질의 플립-플롭에 촉매작용을 미친다. 이러한 단백질들은 상응하는 인산지방질의 두 겹층을 가로지르는 분포에 평형을 유지하려는 경향을 보인다. ... 막 수송 1) 수동수송 (1) 단순확산 -플립페이스 (2) 촉진확산 -인산지방질 자리옮김 효소 2) 능동수송 -이온 펌핑 3. ... 막을 수용성 계면 활성제 (예: SDS-강한 이온성 세제, Triton-X-순한 비이온성 세제)로 추출하면 막의 내부에 묻혀 있는 외재성 단백질이 제거된다. 4) 막의 유동 모자이크

  리포트 | 8페이지 | 1,500원 | 등록일 2010.11.17

  다운로드 장바구니
• 

  삼성전자의 마케팅 성공신화

  플립형 제품의 가장 큰 단점은 휴대폰이 충격을 받았을 때 플립이 부서질 수 있다는 것인데 이러한 문제점을 보완하여 본체와 플립이 자동으로 분리되는 분리형 플립을 개발하였고, 플 립을 ... 한편 바형(bar type), 플립형(flip type)의 단말기를 동시에 생산함으로써 제품의 경쟁력을 조기에 확보할 수 있도록 하였다. ... { 환경마케팅 B반 7조 - 삼성 애니콜 ------------------------------------------------------------------------------

  리포트 | 61페이지 | 20,000원 | 등록일 2010.07.26

  다운로드 장바구니
• 

  PLL -Phase Lock Loop

  아래 그림과 같은 구조를 3-상태 구조라고 한다. 3상 위상 주파수 검출기는 두 개의 D-플핍플롭과 AND 게이트로 이루어져 있다. ... 주파수 분주기는 보통 D-플립플롭을 이용하여 원하는 분주비를 만든다. 1-2. ... 이러한 메모리 소자로 D-플립플롭이 사용된다. 이 구체적인 동작은 다음과 같다.

  리포트 | 6페이지 | 1,000원 | 등록일 2009.12.07

  다운로드 장바구니
• 

  자판기 결과 보고서

  동작 매뉴얼 입력 단자의 단발 펄스 D 플립 플롭으로 한 주기만큼 밀고, D 플립 플롭의 출력을 인버터로 반전시켜 입력과 AND 하면 된다. ... 투입된 금액은 7-seg LED로 표시된다. 500원 이상 투입되면 자동 반환되며, 2초간 반환 LED 점등으로 표시한다. ... 플롭인 7474와 74163 Modulo 16카운터를 이용하여 타이머 회로를 보다 더 간단하게 설계할 수 있게 하였으며 1차와 2차에서 나왔던 문제점들을 해결할 수가 있었다.

  리포트 | 14페이지 | 2,000원 | 등록일 2009.07.14

  다운로드 장바구니
• 

  Preset 와 Clear 가능한 상승 에지 트리거 D플립플롭

  다음 그림은 클리어(clear)와 프리셋(preset) 입력을 가지는 D플리플롭을 보여준다. ... Preset와 Clear 가능한 Positive Edge Triggered D flip-flop 에 대하여 설명하라. ... 이런 형태의 입력은, 논리 0이 클리어 혹은 프리셋을 작동시키므로, 종종 저레벨활성(active-low)라고 불린다.

  리포트 | 2페이지 | 1,000원 | 등록일 2007.11.19

  다운로드 장바구니
• 

  디지털시계제작 프로젝트

  이와 같이 동기식 2진 카운터는 일정한 규칙에 의하여 작동되므로 플립플개저항 - 5Ω : 1개, 330Ω : 42개, 4.7㏀ : 2개 캐패시터 - 220㎌ : 2개 77-segment ... 그림 6-10의 플립플롭을 NAND 게이트형 플립플롭으로 표현하면 다음 그림 6-14(a)와 같이 표현할 수 있다. ... 표 6-4의 특성표로부터 카르노 맵을 이용하여 특성방정식을 구해보면 다음과 같다. J-K 플립플롭은 플립플롭 중에서 가장 많이 사용되는 플립플롭이다.

  리포트 | 15페이지 | 5,000원 | 등록일 2008.09.19

  다운로드 장바구니
• 

  논리회로실험 - 플립플롭 및 래치

  D 플립플표 6-4의 특성표로부터 카르노 맵을 이용하여 특성방정식을 구해보면 다음과 같다. J-K 플립플롭은 플립플롭 중에서 가장 많이 사용되는 플립플롭이다. ... 다음 그림 6-3은 R-S 플립플롭의 블록도 이다. 다음 그림 6-4는 R-S 플립플롭의 파형도 이다. 2. ... D 플립플롭 D 플립플롭은 그림 6-8의 동기식 R-S 플립플롭을 다음 그림 6-9와 같이 변형한 것으로 입력 신호 D가 출력신호 Q에 그대로 전달되는 특성을 갖고 있다.

  리포트 | 6페이지 | 1,000원 | 등록일 2008.09.19

  다운로드 장바구니
• 

  논리 소자를 이용한 7-segment 제어 예비보고서

  (하지만, 플립 플랍 등 순차 회로는 단순하게 하나의 논리식으로 나타낼 수 없다.) ... 표준 14-핀 패키지에는 4개의 2-입력 게이트와 3개의 3-입력 게이트 혹은 4개의 2-입력 게이트들로 구성되는데, 2개의 핀은 파워서플라이를 위한 핀으로 남겨진다. ... 맵 -2개의 2진 변수에 대한 4개의 최소항 구성 -각 최소항은 하나씩 4개의 사각형에 배치 ◆3변수의 카르노 맵 -3개의 2진 변수에 대한 8개의 최소항 구성

  리포트 | 3페이지 | 1,000원 | 등록일 2010.12.18

  다운로드 장바구니
• 

  비동기 및 동기 카운터

  J-K 플립플롭을 사용해서 만든 counter회로에는 toggle을 일으켜서 count시키기 때문에, 여기서 문제가 발생하는 것이다. clock 신호가 동시에 인가가 되고, 모든 플립플롭의 ... 우선 RS플립플험을 한결과를 보면 이것은 XOR게이트를 이용해서 실험 해보았는데 이것의 동작방식은 R(Reset)값이 1이면 0이 나오고 S(Set)값이 1이면 1이나오는 것. ... 클럭이 0->1로 변하는 순간 상승에지에서의 동기식 RS를 실험했는데 이것은 앞의 실험과 다를건 없지만 상승에지에서 반응해서 동작하게 되는 것을 보았습니다.

  리포트 | 17페이지 | 2,000원 | 등록일 2008.03.13

  다운로드 장바구니
• 

  조합논리회로와 순차논리회로의 종류 및 특징

  레지스터는 플립플롭의 모임으로 구성되며, 플립플롭은 일반적으로 조합 논리 회로를 통해 입력된다. 1. 플리플롭(기억회로)과 게이트(조합 논리 회로)들로 구성 2. ... D플립플롭 : 한 개의 입력을 가지며, D = 0이면 출력은 0, D = 1이면 출력은 1로 변화 단일 비트 저장용으로 유용하다. D Q(t-1) 0 0 1 1 3. ... 출력은 외부 입력과 플리플롭의 현재 상태에 의해서 결정되는 논리 회로 (2) 종류 1).

  리포트 | 6페이지 | 1,000원 | 등록일 2008.03.06 | 수정일 2020.05.06

  다운로드 장바구니
• 

  스마트폰의 어플리케이션 시장현황과 전망 및 발전방향

  그림 2-1과 2-2에서 보듯이 스마트폰에 대한 소비자들의 폭발적인 지지에 따라 어플의 수요도 점점 늘고 있다. 수요가 늘면 공급도 늘어나는 법. ... 결론 플립형 휴대폰에서 폴더형 휴대폰, 슬라이드형 휴대폰 그리고 터치폰으로 넘어오면서 최신형 스마트폰까지...... ... / 향후전망 지난 몇 년 사이 스마트폰과 어플 사이에 상당한 발전이 있었다.

  리포트 | 12페이지 | 1,500원 | 등록일 2011.03.24

  다운로드 장바구니
• 

  음악용어모음

  (flip) 음과음사이를 미끄러지듯 연결시키는 주법인 글리산도의 일종으로 이글리산도를 음과 상향과하향으로 섞어서 사용하는 것이 플립이다. (56) 플러킹(plucking) 콘트라베이스의 ... 론도 (Rondo) A-B-A-C-A-D-A 형식처럼 한 악장에서 특정한 중심 주제가 여러 번 반복되는 형태로, 각 반복구 사이에는 대조적 성격의 음악 패시지가 이들을 분리하고 있다 ... 예를 들면 도-레 사이가 장2도의 온음인데 비해 도-올림도는 단2도 즉 반음정의 관계를 구성한다.

  리포트 | 30페이지 | 1,000원 | 등록일 2010.12.13 | 수정일 2013.11.05

  다운로드 장바구니
• 

  논리회로실험 결과보고서

  Q2와 Q의 출력값은 둘다 네가티브 에지일 때 변하는 것을 볼 수 있는데, Q2는 펄스트리거 드 플리플 7개의 출력이 있다. ... 표2 ① 위 표의 결과를 종합하면 마스터 슬레이브 플립플롭에서 최종출력의 변화가 검출된 경우는 CLK = 1, 0, ↑, ↓ 중 어느 경우인가? ... 부품 목록 NOT : 7404 AND : 7408 NAND : 7410 OR : 7432 NOR : 7402 XOR : 7486 10진 카운터 : 7490 BCD-to-7-세그먼트

  리포트 | 14페이지 | 4,000원 | 등록일 2009.12.10

  다운로드 장바구니
• 

  전전자 예비(Logi Gate, Boole, De Morgan)

  (하지만, 플립 플랍 등 순차 회로는 단순하게 하나의 논리식으로 나타낼 수 없다.) ... 한쪽의 논리 부정 (NOT-P) 혹은 ... "> 논리 부정혹은

  리포트 | 4페이지 | 1,000원 | 등록일 2011.10.11

  다운로드 장바구니
• 

  [pspice]트 총 모음

  따라서 비동기식플립 플롭은 아랫단의 출력을 AND게이트로 묶어 J, K의 입력으로 넣어야한다. ... 동기식카운터..7.결론 -실험15-7은 동기식카운터로서 0-15까지 순차적으로 카운트되는 회로이다. ... 이는 각각의 플립플롭의 클럭이 신호발생기에서 나오는 클럭을 모든 플립플롭에 똑같이 넣어 주었기 때문이다.

  리포트 | 3페이지 | 2,000원 | 등록일 2007.03.27

  다운로드 장바구니