"디지털시스템실험" 검색결과 101-120 / 6,813건

• 

  [디지털시스템실험(Verilog)] Memory Controller 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 PICO Processor - ... Memory Controller 실험목표 ① PICO Processor의 Memory Controller를 구현한다. ... 실험결과 ① Memory Controller의 시뮬레이션 결과 Memory Controller의 시뮬레이션 결과는 다음과 같다. Wave form은 위와 같다.

  리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  디지털 시스템 및 실험-디지털 클럭 발진기

  과 목 : 디지털 시스템 및 실험-Experiment 8 Report 디지털 클럭 발진기 (Digital - Clock Oscillator) 목적 ? ... 적절한 디지털 클럭으로 사용하기 위해 크리스탈 발진기를 구성한다. ... 결과 실험1 R1 = 330 R2 = 330 실험2 R2 = 330 R1 = 680 실험3 크리스탈을 인덕터& 커패시터로 대체했을 경우 Discussion 이번 실험은 수정발진기인

  리포트 | 2페이지 | 1,000원 | 등록일 2009.06.29

  다운로드 장바구니
• 

  디지털시스템 실험(동기식 up/down counter)+응용한 신호등 설계

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 결과보고서 디지털 시스템 설계 및 실험 2014 전기전자공학부 이름 : 전기전자전파공학부 ... 고찬규(7조) 학번 : 2011171059 실험제목 Sequential Circuit 설계 및 구현 실험목표 ① 동기식 UP/DOWN 카운터를 설계한다. ... (신호등을 설계하였다) 실험결과 이번 실험은 각종 Flip-flop을 구현하고 최종적으로 이를 이용하여 BCD Ripple Counter와 Register를 이용한 한자리 정수 덧셈

  리포트 | 3페이지 | 1,000원 | 등록일 2014.11.03 | 수정일 2016.11.10

  다운로드 장바구니
• 

  디지털 시스템 실험, Verilog 코딩, Adder/Subtractor/Multiplier/Divider, Binary to BCD 설계, FPGA보드 결과 포함

  디지털 시스템 설계 및 실험 결과보고서 실험제목 Add/Subtractor/Multiplier/Divider 설계 실험목표 Half Adder과 Full adder를 이용하여 4bit ... 실험결과 1. Half Adder 코드를 작성하였다. 2. Half Adder코드를 이용하여 Full Adder 모듈을 만들고 TestBench를 작성하였다. 3. ... 토의 이번 실험은 Half Adder, Full Adder, 4bit Adder/Subtractor 그리고 Multiplier를 설계하고 FPGA 보드에 연결하여 4bit Adder

  리포트 | 5페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.23

  다운로드 장바구니
• 

  디지털시스템 실험(SR Latch, JK, D FF, Register, Shift Register, Register를 이용한 가산기)

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 결과보고서 디지털 시스템 설계 및 실험 2014 전기전자공학부 이름 : 전기전자전파공학부 ... BCD Ripple counter와 One digit Add Sub calculator이다. ... 고찬규(7조) 학번 : 2011171059 실험제목 Latch & Flip-Flop 실험목표 1.

  리포트 | 5페이지 | 1,000원 | 등록일 2014.11.03

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Instruction - Assembly 예비보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 예비 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 Instruction 실험목표 ... 실험준비물 ModelSim(HDL Simulator) 기본지식 ① Assembly 어셈블리(Assembly, 어셈블리어)는 기계어와 일대일 대응이 되는 컴퓨터 프로그래밍의 저급언어이다

  리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Execution Combination Top 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 PICO Processor - ... 실험 시간에 다루었던 범위의 내용과 실력으로는 수정하기 어려운 내용이리라는 것을 추측하는 것만이 가능할 뿐, 수정이 불가능했다. ... Execution Combination Top 실험목표 ① PICO Processor의 Execution Combination Top을 구현한다.

  리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Verilog 기본 실습 예비보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 예비 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 Verilog 실험목표 ① Verilog ... 실험준비물 ModelSim(HDL Simulator) 기본지식 ① Verilog HDL(Verilog Hardware Description Language) 하드웨어 기술 언어로서 ... 실제 실험에서는 다른 코딩 방법이 요구될 수 있기에, 하나의 예시를 보이기 위함과 동시에 예습 목적으로 예비보고서에 본 내용을 넣고자 한다. module adder_32bit(a,

  리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  디지털 시스템실험, Verilog 코딩, 16X4 RAM(Random Access memory) 설계, FPGA보드 결과 포함

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 결과보고서 실험제목 RAM(Random Access Memory) 실험목표 16×4RAM( ... 토의 이번 실험은 저번 주에 실험했었던 Register와도 연관이 있다. ... 실험결과 이번 실험에서는 플립플롭을 이용한 memory, 즉 RAM(Random Access Memory)를 coding하였다. code 안에는 RAM의 두 가지 기능, 쓰기와 읽기를

  리포트 | 3페이지 | 1,500원 | 등록일 2015.12.05

  다운로드 장바구니
• 

  디지털 시스템 및 실험-Experiment 6

  과 목 : 디지털 시스템 및 실험-Experiment 6 목적 ? 조합 논리회로의 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다. ... 첫 실험이 멀티플렉서를 확인해보는 실험이었고 두 번째 실험이 디멀티플렉서를 확인해보는 실험이었다. ... 위의 실험 4-to-1실험도 4개의 변수 즉, 개의 변수를 가지므로 스위치는 n개인 2개만을 필요로 한다는 것을 실험을 통해 확인해보았다.

  리포트 | 3페이지 | 1,000원 | 등록일 2009.06.29

  다운로드 장바구니
• 

  디지털 시스템 및 실험-Experiment 4

  과 목 : 디지털 시스템 및 실험 Experiment 4 Report 목적 조합 논리회로의 기본적인 예가 되는 복호기와 부호기의 동작원리 및 특성을 확인하고 Seven-segment ... LED array의 특성을 실험적으로 검증한다. ... 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 X 1 0 1 1 X 1 1 0 0 X 1 1 0 1 X 1 1 1 0 X 1 1 1 1 X 표 5 Discussion 이번 실험은

  리포트 | 2페이지 | 1,000원 | 등록일 2009.06.29

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Verilog 기본 실습 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 디지털 시스템 설계 및 실험 KEEE209-09 전기전자전파 공학부 학부 : 학번 / ... 이름 : 실험조 : 실험일 : 실험제목 Verilog 실험목표 ① Verilog 언어의 개념을 이해하고 코딩을 위한 기본 문법을 익힌다. ② 코딩한 Verilog의 시뮬레이션을 위해 ... 실험 ② 32-bit full adder 32-bit full adder는 실험 ①에서 설계한 1-bit full adder를 32번 사용하여 코딩한다.

  리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] TTL 기본 실습 예비보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 예비 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 TTL 기본 실습 실험목표 ① ... 실험준비물 Oscilloscope 및 사용 설명서, DC Power supply, function generator, digital multi-meter, bread board, wires ... 입력전압의 변화 뿐만 아니라 어떤 시스템의 입력전압에 대한 출력전압의 변화를 나타내는 전달특성 등 여러 파형을 관측할 수 있다.

  리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 학부 : 학번/이름 : 실험조 : 실험일 : 실험제목 TTL 기본 실습 실험목표 ① Oscilloscope ... 도선 어딘가가 끊어져 전류가 흐르지 못한다던지, 실험 1의 문제처럼 게이트의 Input과 Output을 담당하는 핀의 고장이과 같은 시스템의 하드웨어적인 문제일 가능성이 있는 것으로 ... 실험결과 실험 ① NOT게이트 구성 Yellow Pulse : Input Blue Pulse : Output Input과 Output값의 파형이 완벽하게 대칭되지는 않았으나, 그 값이

  리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  디지털 시스템 설계실험 Verilog, Simple computer 구현(Control Unit, Datapath, Data memory 등) FPGA보드 결과 사진

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 및 실험 프로젝트 보고서 프로젝트 제목 Simple Computer 구현(Multiplier 동작 ... 구현하고 Multiplier의 동작을 확인하는 실험이었다. 2주에 걸쳐 하위 module을 다 coding해놓아 단순히 이들을 연결하기만 하면 되는 간단한 실험이었음에도 불구하고 ... 확인) 실험결과 Simple Computer 설계도 먼저 Simple Computer는 크게 ControlUnit과 Datapath로 구성되어있고 데이터를 저장하는 곳으로 Data

  리포트 | 4페이지 | 2,000원 | 등록일 2015.12.05 | 수정일 2018.05.16

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Memory Top & Writeback 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 PICO Processor - ... 실험결과 ① Memory Top의 시뮬레이션 결과 Memory Top의 시뮬레이션 결과는 다음과 같다. ... Memory Top & Writeback 실험목표 ① PICO Processor의 Memory Top과 Writeback을 구현한다.

  리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] Memory Top & Writeback 예비보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 예비 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 PICO Processor - ... Memory Top & Writeback 실험목표 ① PICO Processor의 Memory Top과 Writeback을 구현한다. ... 실험준비물 ModelSim(HDL Simulator) 기본지식 ① Memory Top Memory Top 모듈의 input과 output을 정리하면 다음과 같다. input clk

  리포트 | 3페이지 | 1,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] PICO Processor - Decoder 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 PICO Processor - ... Decoder 실험목표 ① PICO Processor의 Decoder를 구현한다. ... 실험결과 ① Decoder의 시뮬레이션 결과 Decoder의 시뮬레이션 결과는 다음과 같다. Wave form은 위와 같다.

  리포트 | 4페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] 32×32 Binary Multiplier 예비보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 예비 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 32×32 Binary Multiplier ... 비록 이번 실험에서 구현하게 될 32×32의 form은 아니지만, 기본적인 모듈 구성은 이와 동일하다. ... 실험목표 ① 32×32 Unsigned Binary Multiplier를 gate level로 구현한다. ② Unsigned Binary Multlplier를 확장하여 Signed

  리포트 | 2페이지 | 1,500원 | 등록일 2011.10.05

  다운로드 장바구니
• 

  [디지털시스템실험(Verilog)] 32×32 Binary Multiplier 결과보고서

  디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부 디지털 시스템 설계 결과 보고서 학부 : 학번 / 이름 : 실험조 : 실험일 : 실험제목 32×32 Binary Multiplier ... 실험결과 ① 32×32 Unsigned Binary Multiplier의 시뮬레이션 결과 63×77 = 4851 이다. ... 실험목표 ① 32×32 Unsigned Binary Multiplier를 gate level로 구현한다. ② Unsigned Binary Multlplier를 확장하여 Signed

  리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

  다운로드 장바구니