Vhdl 메모리 설계

소개글

VHDL 문법을 이용하여 rom과 ram을 설계
lpm함수 활용 설계와 배열(array) 활용 설계 비교

목차

VHDL 설계 (lpm 함수를 이용)
ROM 데이터 파일 : romdata1.mif
VHDL 설계 (Arrays 활용)
메모리 설계(RAM)

본문내용

메모리 설계(ROM)

VHDL 설계 (lpm 함수를 이용)

library ieee; use ieee.std_logic_1164.all;
library lpm; use lpm.lpm_components.all;

entity rom48 is
port( A : in std_logic_vector(3 downto 0);
D : out std_logic_vector(7 downto 0));
end rom48;

----------------------------

VHDL 설계 (Arrays 활용)
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity array_rom is
port( CL : in std_logic;
address : in std_logic_vector(4 downto

--------------------------

메모리 설계(RAM)
VHDL 설계
library ieee;
use ieee.std_logic_1164.all;

참고 자료

없음