JFET 전압-전류 특성
- 최초 등록일
- 2006.12.30
- 최종 저작일
- 2006.01
- 4페이지/
한컴오피스
- 가격 1,000원
![할인쿠폰받기](/images/v4/document/ico_det_coupon.gif)
소개글
JFET 전압-전류 특성
목차
■ 제 목
■ 목 적
■ 이 론
■ 시뮬레이션
■ 참고자료
본문내용
■ 목 적
JFET의 다음에 대한 관계를 알아본다.
1. 드레인 전류에 대한 드레인-소스전압의 효과, 게이트-소스 효과
2. 드레인 전류와 게이트-소스 전압 사이의 관계
■ 이 론
BJT(BiPloar Junction Transistor)는 정공과 전자에 의한 전류가 발생되는데 비해서 FET(Field Effect Transistor)는 정공이나 전자 한 가지에 의해서 전류가 영향을 받는다. 이 FET는 크게 JFET(Junction FET)와 MOSFET(Metal Oxide Semiconductor FET) 두 종류로 구분한다.
□ JFET의 구조
다음 그림1. 2을 n채널 JFET이라 한다. 아래쪽의 단자는 소스, 위쪽의 단자는 드레인 이라 부른다. 소스와 드레인 사이에 채널이 존재 한다. 그리고 채널사이에 p형 반도체가 도핑 되어 있어 접합형 FET라 부른다.
게이트 1, 2가 공정과정에서 내부적으로 연결된 단일 게이트 JFET라하고 분리되어 있을 때를 쌍 게이트 FET라 한다.
□ JFET의 바이어스
그림.3은 n채널 JFET의 정상적인 바이어스 극성을 표시하고 있다. VGS사이에 역바이어스가 인가된다. 게이트가 역방향으로 바이어스 되기 때문에 게이트 단자에는 아주 작은 역방향 전류가 흐르게 된다. 이런 전계효과는 각 pn접합근처에 공핍층이 발생되기 때문이다. 소스와 드레인 사이를 흐르는 자유전자는 당연히 공핍층 사이의 폭이 좁은 채널을 통과해야만 한다. 이런 공핍층의 크기는 전도성 채널의 폭을 결정하게 된다. 더욱더 큰 역바이어스의 게이트 전압은 전도성 채널을 더욱 더 좁게 만들기 때문에 공핍층은 서로 더욱 가깝게 접근 된다. ➩ 게이트 전압이 드레인과 소스사이를 흐르는 전류를 제어한다.
참고 자료
- 전자회로(임신일, 한건희)
- 전자회로공학(최성재, 박종란, 윤석창)