중앙대 전자회로설계실습 결과보고서2

소개글

"중앙대 전자회로설계실습 결과보고서2"에 대한 내용입니다.

목차

1. 설계실습 내용 및 분석
2. 결론

본문내용

4. 설계실습 내용 및 분석
4.1 Offset Voltage 측정 (DC power supply의 전압을 ±15 V로 설정한다.)
(A) Open Loop Gain : 그림 4.1의 회로를 bread board에서 구현하고 그 출력파형을 제출한다. 왜 그러한 출력이 나오는 지 그 이유를 기술한다.

위의 사진처럼 회로를 구성하고 CH2를 통해 출력파형을 살펴보았다.
출력파형은 위의 오른쪽 사진처럼 나왔으며 saturation현상이 관측되었다.
offset voltage 값이 매우 작아도  를 open시킨 open loop gain은 매우 큰 값을 가지게 된다. 따라서 해당 회로를 통해 offset voltage를 구하는 것은 옳지 않은 방법이라는 것을 알 수 있다.

(B) Offset 측정: 3.1.2 (A)에서 설계한 두 개의 증폭기의 모든 입력을 접지하고 각각 출력을 측정하여 제출한다. 이 결과를 이용하여 offset voltage를 계산하여 제출한다.

(위의 사진의 회로에서 입력 부분을 접지한 뒤 실험을 진행하였음)

Gain = 100(V/V)인 회로에서     에서 offset voltage=0.023mV이다.
Gain = 1000(V/V)인 회로에서     에서 offset voltage=0.042mV이다.
매우 작은 값이다보니 출력파형을 관측할 때 출력파형이 굉장히 요동치는 것을 관찰할 수 있었다. oscilloscope의 출력파형을 일정 시간동안 동영상으로 촬영한 뒤 평균값을 구하여 위와 같은 결과를 도출할 수 있었다.

(C) Offset 조정: 3.1.3의 방법을 사용하여 offset voltage의 영향을 최소화 한 후 그 파형을 제출한다.
(실험 생략)

참고 자료

없음