(21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계
- 최초 등록일
- 2022.08.22
- 최종 저작일
- 2021.09
- 10페이지/ MS 워드
- 가격 1,000원
소개글
"(21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계"에 대한 내용입니다.
목차
1. 요약
2. 서론
3. 설계실습 결과
4. 결론
본문내용
요약: 건전지의 출력저항을 측정하기 위해 건전지와 저항이 직렬로 연결되도록 회로를 구성하고 DMM을 저항에 병렬 연결하여 저항 양단에 걸리는 전압을 측정하였으며, 이 전압과 무부하상태일 때의 건전지 전압의 차이는 건전지 내부의 출력저항에 의해 강하된 전압의 차이라는 것을 계산을 통해 확인해 보았고 이 때의 오차는 2.4%로 양호하였다. 앞으로 많이 만지게 될 DC Power Supply의 사용법을 알아보았고 DC Power Supply 단자간 전압의 측정을 통해 단자 간 전압의 관계와 그 단자의 전위차를 정해줄 기준을 정해야 한다는 사실을 실험을 통해 확인하였다. 단순히 Output 단자 간의 전압차를 확인하는 실험이었기 때문에 각 실험들의 오차는 1% 내외로 매우 적었다. DC Power Supply에 5V의 전압 출력값을 주고 각 저항(10kΩ, 22MΩ)과 DMM을 직렬 연결 또는 직렬 연결한 저항 중 한 저항에 병렬 연결하여 전압을 측정하였다. DMM 데이터시트를 통해 DC 전압을 측정할 때 통상 DMM의 입력 임피던스 값이 10MΩ임을 참고했다. 그 결과 DMM의 입력 임피던스 값 10MΩ에 비해 매우 작은 저항값 10kΩ을 가지는 저항을 연결했을 때 DMM에서 대부분의 전압이 걸렸고 입력 임피던스 값 10MΩ의 약 2배에 달하는 22MΩ의 저항을 연결했을 때 DMM에 걸리는 전압은 Voltage division에 따라 더 낮아짐을 확인할 수 있었다. 거의 모든 실험이 오차 1~2% 내에서 이루어져 잘된 실험이라고 할 수 있겠다.
서론: 앞으로의 설계실습에 있어 측정값과 이론값의 오차의 주요 원인이 될 Loading effect(부하효과)를 이해하는 것은 오차를 최대한 줄이는 방향으로 회로 설계를 할 때, 오차를 분석할 때 유용하게 도움이 된다
참고 자료
없음