실험3예비 Adder&Subtracter
- 최초 등록일
- 2014.05.13
- 최종 저작일
- 2013.12
- 4페이지/
한컴오피스
- 가격 2,000원
목차
1. 목적
2. 이론
3. 사용 부품
4. 요약
5. 출처
본문내용
1. 목적
- Logic gate를 이용해서 가산기(adder)와 감산기(subtracter)를 구성한다.
- 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.
2. 이론
1) Half Adder(반가산기)
- 반가산기 회로는 2진수 덧셈에서 맨 오른쪽 자리 계산을 위해 사용
- 2개의 비트 A와 B를 더해 합 S와 자리올림 Co를 출력하는 조합 회로
2) Full Adder(전가산기)
- 전가산기 회로는 2개의 비트 A,B와 자리올림 Ci를 더해 합 S와 Co를 출력하는 조합회로
- 반가산기 2개를 사용하여 전가산기 구성
3) Half Subtractor(반감산기)
- 반감산기는 한 자리인 2진수를 뺄셈하여 차와 빌림수를 구하는 회로
- D : 차를 나타내는 출력
- B : 받아내림(borrow) 표시
4) Full Subtractor(전감산기)
- 전 감산기는 뒷단의 위치에 빌려준 1을 고려하며 두 비트의 뺄셈을 수행하는 논리회로
- 빌림수 입력을 취급하기 위해 변수 A,B에 추가로 C의 입력이 한 개 필요
참고 자료
조교님이 올려주신 수업 자료 PPT
2009222** 김기현 보고서
2008201** 유철형 보고서
IC 74HCXX Family 정리 노트
