카이스트 전자공학실험2 실험8 Co-Simulation & Co-Emulation using FPGA 결과보고서
- 최초 등록일
- 2011.11.06
- 최종 저작일
- 2008.11
- 9페이지/
한컴오피스
- 가격 2,500원
소개글
카이스트 전자공학실험2 실험8 결과보고서입니다.
목차
1. Experimental Procedure
1) Design a test-bench
2) Simulation
3) Synthesis
4) Preparation of Co-Emulation
5) Co-Simulation/Emulation
2. Source code(Test.v)
3. Simulation vs Co-Emulation
4. Conclusion
5. Discussion
5. Reference
본문내용
1. Experimental Procedure
1) Design a test-bench
A test-bench is a virtual environment to verify the correctness of the design. Design a test-bench for the given 4-bit Adder. The test-bench should include the generator of clock & inputs of the adder.
- 아래 2.Source code(Test.v) 참조
원하는 동작을 하는 하드웨어를 만들기 위해서, 원하는 동작을 하는 digital logic을 HDL을 이용하여 설계(coding)하는 step이다.
2) Simulation
With your test-bench, do simulation and check the operation of the 4-bit adder using “ModelSim”.
- Compile
test.v와 RCA.v를 complie 한다.
- Simulation
simulation의 결과는 아래와 같다.
1)에서 HDL을 이용해 구현한 전체 design이 원하는 동작을 하는지 Software Simulator를 이용해 검증하는 step이다.
3) Synthesis
Synthesize the 4-bit Adder using “Xillinx ISE”.
- Import
RCA를 logic synthesizer에 넣어준다.
참고 자료
Ando Ki, “FPGA-Based Simulation for Rapid Prototyping”, Xcell Journal, Third Quarter 2007.
Dynalith Systems, “iNCITE and iNSPIRE-Lite Quick Tutorial”, Mar. 2007.
Dynalith Systems, “iNSPIRE-Lite Installation Manual”, Dec. 2006.
Issues on SoC Verification by 이재곤, 심희준, 경종민
KAIST 전자 전산학과 전기 및 전자공학 전공
