설계3_예비보고서
- 최초 등록일
- 2011.10.06
- 최종 저작일
- 2011.05
- 5페이지/ 한컴오피스
- 가격 4,000원
소개글
설계3_예비보고서
목차
1. 목적
2. 이론
3. 설계 부품
4. 설계 검증
본문내용
▶ 최대 이득을 갖는 지점을 찾으면 251.189Hz로, 이 지점에서 overshoot가 발생해 이득이 1.1468V/V가 나오는 것을 볼 수 있다. 여기서 overshoot가 발생하는 이유는 반응 값이 안정한 값으로부터 증가하기 전에 미세한 감소가 나타나고, 혹은 반응 값이 변화한 후에 안정 상태에 이르기 전에 일시적인 초과 반응 현상이 나타날 수 있다. 설계 2로부터 알았듯이, 이를 줄이기 위해서는 커패시터의 용량을 줄여야 한다.
주파수를 높이며 출력파형을 살펴본 결과, 주파수가 높을 때 제대로 된 사각 출력 파형이 나왔다. 이로부터 이 회로가 저주파 대역을 통과시키지 않고(이득: 0), 고주파 대역만을 통과시키는(이득: 1) Highpass Filter 역할을 한다는 것을 알 수 있다.
3) Low-Pass Filter 검증
- Setup :
a) 그림 13-2와 그림 13-3의 회로를 이용하여 Low-pass filter회로를 구성한다.
b) low-pass Filter의 입력을 신호발생기에 연결하고, 2Vpp의 sine wave를 인가한다.
-Measurements :
a) 입력 노드와 node A를 측정한다. 주파수를 변화시키면서 출력 peak-to-peak전압을 측정하시오. 최대 출력 전압(Vpp)을 구하고, 이때의 주파수를 측정하시오.
최대 전압 : 2.2924Vpp, 주파수 : 100Hz
b) 주파수를 증가시키면서 이득이 3dB 감소되는 주파수와 20dB 감소되는 주파수를 각각 측정하시오. 또한 이때의 phase를 각각 측정하시오.
3dB frequency(0.707Vpp) : 201.622Hz, 20dB(0.1Vpp) frequency : 517.174Hz
3dB phase: -115.729〫 , 20dB phase: -162.018〫
▶ 최대 이득을 갖는 지점을 찾으면 100Hz로, 이 지점에서 overshoot가 발생해 이득이 1.1462V/V가 나오는 것을 볼 수 있다. 여기서 overshoot가 발생하는 이유는 앞서 설계했던 Highpass Filter와 같다. 마찬가지로 이를 줄이기 위해서는 커패시터의 용량을 줄여야 한다.
주파수에 대한 출력전압 그래프를 살펴보면, 이로부터 이 회로가 고주파 대역을 통과시키지 않고(이득: 0), 저주파 대역만을 통과시키는(이득: 1) Lowpass Filter 역할을 한다는 것을 알 수 있다.
참고 자료
없음