CMOS OP. AMP 설계

소개글

CMOS IC로 제작 가능한 OP Amp.를 설계한다.
설계목표
(1) 저주파 전압이득 극대화
(2) 대역폭 극대화
1) 설계회로
2) 소신호 해석
3) 설계 수정

목차

1. 설계 제목
2. 설계 목적 및 방향
3. 해석
3.1 Bias 해석
3.2 소신호 해석
4. 시뮬레이션
5. 설계 수정

본문내용

CMOS IC로 제작 가능한 OP. AMP를 설계한다.
3번째 설계과제로 CMOS OP Amp설계 및 OrCAD를 이용한 시뮬레이션을 진행하였다. 수업교재인 Microelectronic Circuits 5th Edition(Sedra/Smith 저)의 Example 9.4의 CMOS op amp를 응용하여 설계과제를 수행하였다.
example에 나온 CMOS op amp는 Two stage CMOS Op Amp로 두 개의 단으로 구성되어 있다. 회로의 중앙 부분에 위치한 첫 번째 단은 difference pair mos M1-M2와 이것의 Current mirror 부하 M3-M4로 이루어져 있다. Difference pair mos M1-M2는 Current Source M5에 의해 바이어스 되는데 M5는 M8, M5, M7으로 구성된 current mirror의 두 출력 트랜지스터 중의 하나이다.
회로에 우측에 위치한 두 번째 단은 common source 트랜지스터 M6와 그 전류원 부하 M7으로 구성되어 있는데 두 번째 단의 이득은 보통 50V/V에서 80V/V까지이다. 또한 주파수 특성을 보상하는 역할도 하는데 Negative feedback 되는 양에 무관하게 연산 증폭기가 발진하지 않고 안정적으로 동작하게 하려면 open circuit gain이 -20dB/dec의 기울기로 주파수에 따라 감소하도록 연산 증폭기를 만들어야 한다.


4. 시뮬레이션
소신호 분석을 위한 회로도
우리는 MOSFET중의 CMOS 5마이크로미터 공정을 가정할 것이다. PSPICE에서 MOSFET의 치수를 조건으로 지정하기 위해서 우리는 채널길이 L과 채널 폭 W와 함께 사용할 것이다.
AC sweep을 통하여 주파수 영역에서의 Bandwidth와 gain을 dB로 확인할 수 있다. 그 결과는 주파수응답곡선에서 확인할 수 있다.
주파수 응답 곡선,W=12.5u 일 때 (W X 10)
5. 설계 수정
Case1. [W/L] : M1,2,3,4,5,6,7,8=1.25/0.6, Cc=0
Midband gain: 59.687dB , 3dB frequency : 3.01㎒
⇒값에 따라 미드밴드 게인은 일정하지만

참고 자료

없음