Prob. 1) Dynamic CMOS (10 pts)Suppose we wish to implement the two logic functions given by F = A + B + C and G = A + B + C + D. Assume both true and ..
❑ 2-to-1 MUXMUX의 gate level을 보면 2개의 and gate, 1개의 not gate, 1개의 or gate가 필요한 것 을 알 수 있다.또한, boolean equation에서도 확인해보면, 2 to 1 MUX는..❑ 2-to-1 MUX tansi..
• SolutionsStatic CMOS Full Adder Schematic Layout그림1을 참고하여 Static Cmos Full Adder 를 그렸다. 12개의 PMOS, 12개의 NMOS, Inverter 2개에 대한 4개의 트랜지스터로 총 28개의 트랜지스..
•Discussions회로설계 과정에서는 다양한 노드와 입력, 출력을 정의하였다. ... 이러한 설정은 회로의 구조와 기능을 명확하게 파악하기 위한 것이었다. XOR 게이트의 설계는 트랜지스터 레벨의 CMOS 회로를 참고하여 진행하였다. ... 이때, 서브서킷을 호출하여 구현하는 방식과 직 접 트랜지스터 레벨로 구현하는 두 가지 방식 중 선택할 수 있었다.다음 단계는 full adder를 위한 half adder의 설계였다
• Solutions❑ MAGIC에서 EXTRACT한 OR GATE의 Delay, Power❑ SPICE 코드 및 설명, 시뮬레이션 결과 및 파형input signal은 실습시간에 했던 and와 동일하게 넣어주었다.이를 엑셀로 확인해보면 다음과 같다.OR GATE에 대..
OR은 NOR + INVERTER로 만들 수 있다. 레이아웃에서 둘의 레이아웃을 합쳐서 만들었고, 이에 대한 파형을 확인해봤다. 확인해본 결과, 결과가 제대로 나온 것을 확인할 수 있다.•Discussions이번 시간은 지난 주의 실습에 이어 추출하고 그에 대한 파형을..
초점은 먼저 순차회로의 물리적 배열을 위한 D-flip flop의 설계였다. ... 이는 이전 과제에서 이미 설계한 subcell을 활용하는 결정이었다. ... 필수적인 회로들을 모두 배열해두고, 이제 그들을 적절히 연결하여 기능하는 회로를 완성할 차례였다.가장 고심한 부분은 "회로 구성 요소들을 어떻게 배치해야 할까"하는 문제였다.
가설을 확인 하기위해 = =4람다로설계한 뒤에 시뮬레이션을 실행시켜보았다. 예상한 대로 가 보다 2배이상 큰 것을 확인할 수 있었다. ... Simulation results & analysis우선 인버터 회로는 정상적으로 작동하고 있다. ... 트랜지스터가 on, off 과정을 거칠 때 간단하게 저항으로 생각해 본다면(이 저항 값은 계속 바뀐다.), 스위칭 되는 과정에서 RC회로가 형성된다.
Digital Integrated Circuits 0. Description of my design There are various type of inverters, resistive-load inverter, NMOS-load inverter, Complimentar..
Solutions➔FULL-Static CMOS NAND GATE에 대한 Magic 레이아웃 및 각 부분에 대한 설명1.NMOS단 과 GND⦁n-diff, ndc, poly를 이용해 NMOS를 그린다.⦁n-diff : 실리콘 웨이퍼에 n-type 도펀트를 도입⦁ndc ..
이번 실습은 NAND, INVERTER, AND에 대해 SP파일로 코드를 작성하고, 이에 대한 결과 및 파형을 분석해보는 시간이었다. 처음 다뤄보는 툴이라 익숙하지 않았고, 코드 작성도 특정한 틀에 따라 코드를 작성해야 해서, 하나하나 외워가면서 코드를 작성했다. 특히..
2. Process corner AB에서 A는 nMOS의 전자의 mobility, B는 pMOS 그것이다. N은 normal, S는 slow, F는 fast를 의미한다. 빠른 pmos와 느린 nmos(SF)를 사용하면 Vout이 방전되는 속도가 느려지고 VIL이 증가하..