결과레포트디지털 공학 실험 논리 회로의 간소화 무효 BCD-코드 감지기 진리표에 대한 Karnaugh 맵 ● 실험결과 입력 출력 D C B A X 0 0 0 0 0 0 0 0 ... 논리 회로의 간소화 실험을 했다. 113페이지의 실험은 디지털 공학 시간에 배운 BCD 코드에 관련된 내용이여서 이해가 쉬웠다. 1010 이상의 수는 무효하기 때문에 출력값이 1이 ... 이번 실험을 하면서 사소한 것이라도 놓치면 실험이 아예 진행될 수 없다는 것을 깨닫게 되었다.
프로세서를 사용하는 것 외에도 내부적으로 연산을 한 뒤에 결과값을 2진수 LED형태로 출력하는 기능을 추가하는 실험이다. ... 즉 Zynq 프로세서를 사용해 print operation을 성공적으로 수행했음을 확인하였다. 3-2) Control LED Results 실험결과 figure20에서 알 수 있듯이 ... 따라서 GPIO가 제대로 연결되었고, Vivado에서 Vitis로 진행하는 과정을 올바르게 수행하였음을 알 수 있다. 3-3) RGB LED Results 실험결과 figure21,
1. explanation about I/O pinSPI is a synchronous communication method that supports one-to-many communication. For SPI communication, at least one mas..
1. AXI4AXI stands for Advanced extended interface. AXI is a multi-channel bus that is optimized for reading and writing. The AXI protocol was first pu..
실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(7-segment)] 2. 실험결과 3. ... ‘디지털 공학’ 수업에서 배운 karnaugh map을 이용하여 숫자의 각 획을 구성하는 a~g에 대한 논리식을 간소화 시켜서 원하는 기능을 구현할 수 있었다. ... 고찰 이번실험은 verilog를 사용하여 7-segment 코드를 작성하고 FPGA board를 통해 검증을 하는 실험이었다. bcd to 7-segment 란 binary decimal
이는 실험으로 확인한 결과이며 Simulation에서도 마찬가지로 확인이 되었다. 3. ... Comparison of experimental, theoretical, and simulated results 예비레포트의 2bit 회로에서 AC 신호를 실험에서 진행했던 대로 10kHZ와 ... Discussions 이번 실험에서는 아날로그-디지털 변환기의 동작과 성능을 평가하는 여러 파라미터들을 알아보았다.
1. pollingIn communications, "following" is a transmission control method that continuously checks the status of other programs or devices in one prog..
Ⅰ. Experiment1. filter/equalizer in CThe IP block of the previous project was exported to hardware and launched to vitis. First, I changed the coeffic..
10차 결과레포트 학번 : 이름 : 분반 : 1. 실험 제목 : 실험 28. 아날로그-디지털 변환기 2. ... 실험결과 : (1) 6Vpp, 10khz 정현파 입력할 때, 파형비교 (2) 10khz~1Mhz중 디지털코드가 제대로 나오는 최대 동작주파수=300khz의 파형 3. ... -> 디지털 변환은 한 클럭의 펄스동안에 비교기 결과에 따라서 1과 0이 결정 된다.
실험결과 -half adder -full adder -4bit adder 3. ... ‘디지털 공학’ 수업에서 배운 half adder 와 full adder를 karnaugh map을 이용하여 간소화 시키고 그 둘을 합쳐서 4bit adder의 논리식도 구할 수 있었다 ... 나오기도 하였고, implementation 이 안되어서 오류창을 확인하였더니 nexys code 의 핀 번호도 매우 중요함을 알 수 있었고 또한 그게 바로 hard ware 의 결과와
Ⅰ. ObjectiveThe objectives of this experiment is understanding the sequential logic andimplementing them. First implement shift register, binary count..
Ⅰ. ObjectiveThe purpose of this experiment is to implement RGB decoder and LED DEMUX, which corresponds to the combinational logic circuit.Decoder is ..
In this experiment, I understand the final state machine and implement the FSM using Verilog HDL. The theories required for experiments include FSM, M..
확인하는 실험이었다. ... 또 한 입력에 16진계수기를 직접 구성하여 달았는데, 이 때 8kΩ을 A에, 4kΩ을 B에, 2kΩ을, C에 1kΩ을 D에 연결한 뒤 출력을 살펴본 결과 위의 사진처럼 출력이 계단 ... 첫 번째 실험은 op amp와 summing resistor를 통해 간단한 4 bit DAC를 구성한 뒤 이 4 bit DAC의 입력과 출 력의 모양을 오실로스코프를 통해
디지털논리회로실험 6주차 실험 보고서 목적 - Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다. ... 실험결과 STEP 3: 그림3-1 – SR latch 그림3-1처럼 NOR로 구성된 SR latch를 구현한다. ... 그림15-1 위의 logic table은 FJKC의 datasheet에서 가져온 것인데, 위의 실험결과와 동일한 것을 알 수 있다.
디지털논리회로실험 8주차 실험 보고서 목적 -Shift registers의 구조와 동작원리를 이해한다. ... 실험결과 STEP 1: 그림1-1 74LS194의 connection diagram 74LS194의 datasheet를 통해 shift register의 동작이 어떻게 구현되었는지 ... 그리고 곱셈의 결과는 5bit에서 8bit까지 4번의 동작으로 결정된다.