• LF몰 이벤트
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

디지털공학 Verilog 프로젝트

*세*
최초 등록일
2008.06.18
최종 저작일
2008.06
17페이지/파워포인트파일 MS 파워포인트
가격 3,000원 할인쿠폰받기
다운로드
장바구니

소개글

디지털공학 Verilog 프로젝트 발표자료입니다.
보시면 아시겠지만, 비주얼적인 면에서 어떤자료보다 최고입니다.
선풍기를 직접 제어하는 시스템을 구현한 발표자료입니다.
많은 추천부탁드립니다^^
소스코드를 원하시면 kim10504@naver.com으로 메일주시면 보내드리겠습니다.

목차

INTRODUCTION
THE MAIN SUBJECT
Main code
Testbench code
Time Diagram
CONCLUSION

본문내용

1.프로젝트 개요
무더운 여름을 맞아서 프로젝트 주제로 선풍기를 선정하게 되었다.
선풍기는 보통 약풍, 중풍, 강풍 그리고 회전이라는 심플한
제어구조를 가지고 있다.
따라서 선풍기의 풍량을 조절하는 시스템을 수업시간에
배운 디지털디자인 배경을 가지고 Verilong-HDL을 이용하여
시뮬레이션을 해보고자 한다.

정지, 약풍, 강풍, 회전
LED On/Off(선풍기 작동확인)
정지, 약풍(고정), 강풍(고정), 약풍(회전), 강풍(회전)

2. 프로젝트 이론(Modeling)
Structural Modeling
OR W1(A,X,Y) ;
AND W2(B,X,Y);
OR A2(Z,A,B);

참고 자료

없음
*세*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 디지털시스템설계실습 논리게이트 결과보고서 6페이지
    디지털시스템 설계 실습 1주차 결과보고서 학과 전자공학과 학년 학번 성명 ... 새로운 프로젝트를 생성하고 위에서 간소화된 논리식을 HDL로 코딩하라. ... 이때 다음과 같이 Verilog 또는 VHDL 템플릿에 따라 설계한다. 2
  • 한글파일 6주차 결과보고서- 디지털 시스템 설계 및 실험 결과보고서 4페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학디지털 시스템 ... 생성한 뒤 프로그래밍한 Verilog 파일을 불러왔다. 2) Main회로를 ... FPGA Simulation 1) Quartus 프로그램을 실행하여 프로젝트
  • 한글파일 디지털시스템실험 2주차 결과보고서 2페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학디지털 시스템 ... File -> New Project 메뉴를 선택하여 새로운 프로젝트를 Proj01로 ... the Project 창에서 Add Existing File 선택 후 프로젝트
  • 한글파일 디지털시스템실험 2주차 예비보고서 4페이지
    디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학디지털 시스템 ... 7-Segment 8Digit 실험방법 1. ... DIP Switch F. 7-Segment 1 Digit G. 8 Array
  • 파일확장자 한양대 Verilog HDL 1 5페이지
    또한, Verilog HDL의 기본적인 시작 방법과 프로젝트 생성 후 값 ... FPGA나 집적 회로 등의 전자공학 회로를 설계하는 언어로, 회로도를 작성하는 ... Description Language)과는 다른 것을 유의해야 한다.VHDL은 디지털
더보기
최근 본 자료더보기
탑툰 이벤트
디지털공학 Verilog 프로젝트
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업