[전자회로] 1단 차동증폭기 설계 (시뮬레이션 소스 및 결과포함)
- 최초 등록일
- 2008.02.20
- 최종 저작일
- 2007.10
- 12페이지/ 한컴오피스
- 가격 1,500원
소개글
1단 차동증폭기를 설계한 자료입니다.
상당히 자세히 설계과정을 수록하였으며, 손으로 계산한 부분 및
시뮬레이션 결과와 소스도 포함하였습니다
(Pspice 및 Hspice 로 소스검증을 하실 수 있습니다)
대학교 2-3학년의 전자회로를 듣는 학생에게 매우 유용하며
레포트 뿐 아니라 전공공부에도 도움이 되리라 확신합니다.
목차
■ Design of the differential amplifier
① S3 , S4 , RB 설계
② 소신호 파라메터 계산
③ 전력소모 계산
④ DC전달특성 곡선
⑤ 전압증폭도 계산
⑥ Netlist
⑦ 시뮬레이션 결과
⑧ 주파수응답
⑨ PMOS로 재설계 후 시뮬레이션
■ 결 론
계산값과 시뮬레이션 결과 비교
본문내용
■ Design of the differential amplifier
① S3 , S4 , RB 설계
② 소신호 파라메터 계산
③ 전력소모 계산
④ DC전달특성 곡선
⑤ 전압증폭도 계산
⑥ Netlist
⑦ 시뮬레이션 결과
⑧ 주파수응답
⑨ PMOS로 재설계 후 시뮬레이션
중략..
시뮬레이션 결과와 계산결과를 비교하여 보았습니다. 계산값과 측정값이 약 10%정도의
차이를 보였는데, 이는 계산에서 을 0.5v로 가정하고 계산하였지만, 실제 시뮬레이션을
해본 결과 (모델 파라메터에서 을 0.5v로 지정하였음에도 불구하고) 약 0.603V가
인가됨으로써, 전류값 와, 트랜스컨덕턴스 에 영향을 미치게 된 것으로 생각됩니다.
하지만 이러한 값의 차이를 고려해보면, 계산값과 큰 차이를 보이지 않았다고 생각되
며, 과 및 CMRR의 결과를 보면 예상했던 결과를 얻을 수 있었습니다.
참고 자료
없음