[공학기술]다단 증폭기의 실험에 관한 보고서(결과보고서)

소개글

다단 증폭기의 실험에 관한 보고서(결과보고서)
중앙대학교 전자전기공학부 2학년 2학기 실험입니다.

목차

<결과보고사항>
<느낀 점, 의문사항, 개선사항, 검토 및 결론>

본문내용

표 1. CC BJT 증폭기의 교류전압입력에 대한 출력전압들
PSPICE10mV8.9381㎷0.53095㎂8.6897mV1.8489μA8.8245mV측정치50mV42mV4μA50mV11μA50mV
※실험과정
실험9에서 사용한 RL을 떼어내어 다른 BJT를 이용하여 실험9.4(a)와 같은 CC증폭기 회로를 결선한다. 교류전압원의 크기를 10mV대신 50mV
<느낀 점, 의문사항, 개선사항, 검토 및 결론>
1. 부하의 크기가 변함에 따른 출력전압의 변동률 면에서 그림 10.1 회로의 제 2단으로 사용된 CC 회로가 어떤 이익이나 손해를 가져다 주었으며, 그 이유는 무엇일까?
CE증폭기 회로는 전압변동률이 눈에 띌 정도(약15~20%)로 심하여 부하저항이 작아질수록 그 출력 값이 줄어드는 부하효과가 심했다. CC증폭기 회로는 전압 이득 값은 1에 가깝고(측정치는 1) 출력저항이 적은점이 특징이다. 때문에 CE-CC회로를 종속연결 함(다단 증폭기)으로써 부하효과를 줄일 수 있다.(약0~3%) 따라서 CE부분에서 증폭된 신호가 CC회로를 거치면서 그 증폭된 출력을 부하에 상관없이 거의 일정하게 내보낼 수 있다.
2. 여기서 실험한 그림 10.1(a) 회로는 앞에서 실험했던 그림 9.2(a)의 CE 회로에 그림 9.4(a)의 CC 회로를 종속적으로 연결한 것이고 각각의 저항 값들은 똑같으며, 후단에 연결된 CC회로의 전압이득은 식 (9.22)에서 볼 수 있듯이 1보다 작다. 그럼에도 불구하고 똑같은 입력 전압에 대해 그림 10.1 (a)회로의 출력전압이 이론이나 실제 면에서 그림 9.2(a) 회로의 출력전압에 비해 크게 나오는 이유는 무엇일까?

참고 자료

없음