Four-Stage Bipolar Op-Amp

소개글

Four-Stage Bipolar Op-Amp

목차

실험목적
실험부품 및 사용기기
이론요약
실험순서
PSPICE

본문내용

1. 다단 증폭기는 몇 개의 단들로 이루어진 것으로서, 입력 단은 이득을 제공하는 것 이외에, 높은 입력 저항을 제공해야 한다. 또한, 차동 증폭기의 경우에는 입력 단이 큰 CMRR을 제공해야 한다.

2. 중간 단은 높은 전압 이득을 제공하는 것이며, 또한 차동-출력 모드에서 단일-출력모드로의 신호 전환과 신호의 직류 레벨 시프팅(dc level shifting) 등의 기능도 제공해야 한다.

3. 마지막 단은 증폭기가 낮은 부하 저항에 연결될 때 이득이 손실되는 것을 피할 수 있도록, 낮은 출력 저항을 제공해야 한다. 또한, 부하가 필요로 하는 전류를 효과적인 방법으로, 즉 출력 트랜지스터에서 과도하게 많은 양의 전력을 소비하지 않고 공급할 수 있어야 한다.

4. 그림 8-1은 4단 연산 증폭기의 회로도를 보여준다.

5. 첫째 단은 차동-입력(differential-in), 차동-출력(differential-out)이며, Q1과 Q2 트랜지스터로 구성된다. 이 트랜지스터들은 전류 전원으로 동작하는 Q3에 의해서 바이어스 된다.

6. 둘째 단도 역시 차동-입력 회로이지만, 그것의 출력은 Q5의 콜렉터에서 단일-출력형태로 취해진다. 이 단은 Q4와 Q5로 형성되며, 이 트랜지스터들은 전류전원으로 동작하는 Q6에 의해서 바이어스 된다.

참고 자료

없음