전자공학실험 17장 능동 부하가 있는 공통 소오스 증폭기 A+ 예비보고서

소개글

"전자공학실험 10장 공통 소오스 증폭기 A+ 예비보고서"에 대한 내용입니다.

목차

1 실험 개요
2 실험 기자재 및 부품
3 배경 이론
4 실험 회로
5 예비 보고 사항

본문내용

1 실험 개요
-이 실험에서는 [실험 16]에서 수행한 ‘정전류원과 전류 거울을 이용한 능동 부하(active load)가 있는 공통 소오스 증폭기(common source amplifier) 회로’를 구성하고, 이를 바탕으로 공통 소오스 증폭기의 전압 이득을 구하고자 한다. 능동 부하는 아날로그 증폭기에서 널리 사용되고 있으며, 간단한 공통 소오스 증폭기에 적용함으로써 특성을 정확하게 파악할 수 있다.

2 실험 기자재 및 부품
DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2n7000(NMOS)1개, 저항, 커패시터, FQP17P10(PMOS) 2개 (단, PSpice 모의실험은 FDC6322CP 사용)

3 배경 이론
[그림 17-1]은 전류원 부하를 PMOS 트랜지스터 를 이용하여 구현한 공통 소오스 증폭기 회로이다.
[그림 17-2]는 [그림 17-1]과 같은 능동 부하가 있는 공통 소오스 증폭기의 전달 특성 곡선을 구하기 위한 부하선 해석법을 나타낸 그림이다. 입력에 따라서 에 흐르는 전류와 부하에 흐르는 전류가 같아지는 출력을 구할 수 있고, [그림 17-3]과 같은 전달 특성 곡선을 구할 수 있다.

[그림 17-3]의 영역 Ⅲ에서 과 모두 포화 영역에서 동작을 하고, 증폭기로서 사용할 수 있다. [그림 17-1] 회로의 저주 K 대역에서의 전압 이득을 구하기 위하 소신호 등가회로를 그리면 [그림 17-4]와 같다. [그림 17-4]의 소신호 등가회로를 이용하면, 저주파 전압 이득은 로 표현할 수 있다.

참고 자료

없음