고려대학교 디지털시스템실험 A+ 4주차 결과보고서

목차

1. 실험제목

2. 실험목표

3. 실험결과
1) 4 bit Adder/Subtractor 구현 및 FPGA 동작 검증

4. 토의

본문내용

본 실험을 통하여 half adder, full adder을 기반으로 add-subtractor와 multiplier를 구현하는 방법에 대하여 배울 수 있었다. 주어진 회로도를 기반으로 각종 arithmetic circuit을 구현하는 과정에서 회 로도를 기반으로 베릴로그 코드를 짜는 훈련을 할 수 있었고, 베릴로그 문법에 대한 이해도를 높일 수 있었다. 후에 사칙연산을 모두 한번에 수행할 수 있는 베릴로그 코드 작성 및 FPGA를 구현할 수 있으면 좋겠다는 생각을 하게 되었다.

참고 자료

없음