[A+보고서] 회로실험 플립플롭의 기능 예비보고서

소개글

"회로실험 플립플롭의 기능 예비보고서"에 대한 내용입니다.

목차

1. 실험목적
2. 이론
3. 실험준비물
4. 예비과제

본문내용

■ 실험 목적
(1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.
(2) D, JK 플립플롭의 동작을 이해한다.


■ 이론
래치와 플립플롭은 거의 동일한 기능을 수행하고 개념적으로도 비슷하다. 하지만 이 두 개의 차이는 바로 클럭(Clock)의 유무이다. 클럭에 상관 없이 움직이는(데이터를 저장하는) 것은 래치(비동기식)라 하고, 클럭이 riding edge일 때만 데이터를 입력받는 것은 플립플롭(동기식)이라 한다.

(1) 기본 flip-flop
플립플롭(flip-flop, FF)과 래치(latch)는 두 개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억소자이다. 플립플롭과 래치도 게이트로 구성 되지만 조합논리회로와 달리 궤환(feed
back)이 있다. 래치 회로는 플립플롭과 유사한 기능을 수행하고, 출력 Q와 반전 출력 Q를 가진다. 순차회로의 상태를 기억하는 메모리 소자로 사용된다.

(2) RS latch와 RS flip-flop
RS플립플롭에는 2개의 입력단자인 S와 R이 있고, 2개의 출력단자를 가지고 있다. 입력단자는 출력을 set논리(“1”상태)와 reset논리(“0”상태)로 변화시킨다. 이때 클럭에 신호에 따라 출력에 값이 변한다.

참고 자료

없음