반도체공정 중간정리
- 최초 등록일
- 2022.10.22
- 최종 저작일
- 2022.04
- 8페이지/ 한컴오피스
- 가격 2,500원
* 본 문서(hwp)가 작성된 한글 프로그램 버전보다 낮은 한글 프로그램에서 열람할 경우 문서가 올바르게 표시되지 않을 수 있습니다.
이 경우에는 최신패치가 되어 있는 2010 이상 버전이나 한글뷰어에서 확인해 주시기 바랍니다.
소개글
반도체공정 과목이고 강의자료를 토대로 모든정보를 정리했습니다.
여기서 문제 다 나왔고 깔끔하게 에이플 받았습니다.
목차
없음
본문내용
· Wafer Size
Wafer가 커지면 장비도 커지고 칩의 개수도 몇 배씩 늘어남. 값은 감소함.
· Moore’s Law
마이크로칩 기술의 발전속도에 관한 것으로 마이크로칩에 저장할 수 있는 데이터의 양이 18개월마다 2배씩 증가한다는 법칙이다.
· Feature Size
대략 5년마다 Feature Size는 2배씩 감소
선폭이 0.707배씩 감소할 때마다 밀도는 2배씩 증가한다.
· ITRS : International Technology Road Map for Semiconductors (반도체 산업의 기술 로드맵)
새로운 프로세스는 feature size를 0.7배씩 감소시킬 때 칩 밀도를 두 배로 증가시킨다.
· NMOS
N-channel Metal-Oxide Semiconductor Transistor
NMOS에서는 P타입 기판과 n타입 소스와 드레인을 사용한다. 게이트는 Metal, 그 사이에 Oxide, 아래에 Silicon으로 이루어져 MOS라는 단어가 나왔다. 게이트에 +전압을 올려주면 기판에서는 정공(+)은 밀어내고 소수 캐리어인 전자(-)는 표면으로 모이게 된다. n형 소스와 n형 드레인 사이에 n형 채널이 반전층의 자유전자에 의해 만들어지고, 이 둘이 연결되어 전류가 흐르게 되는 원리이다.
· PMOS
P-channel Metal-Oxide Semiconductor Transistor
NMOS와 메커니즘은 동일하다. 구조로는 게이트는 동일하고 소스와 드레인이 P형, 기판이 N형인 구조를 가진다.
· Basic NMOS Process Key Steps
1) Oxidation (산화)
2) Photolithography (패턴 만들기)
3) Implantation (n타입 불순물 주입)
4) Diffusion (확산)
5) Etching (불필요한 부분 제거)
6) Flim Deposition (박막 증착)
· CMOS
Complementary Metal-Oxide Semiconductor Technology
참고 자료
없음