전기전자공학기초실험-선형 연상 증폭기 회로

소개글

"전기전자공학기초실험-선형 연상 증폭기 회로"에 대한 내용입니다.

목차

I. 전기전자기초실험 예비보고서
1. 실험목적
2. 실험이론

II. 기전자기초실험 결과보고서
1. 결과
2. 결과토의 및 고찰

본문내용

전기전자기초실험 예비보고서

19장. 선형 연상 증폭기 회로

1. 실험목적
연산 증폭기를 이용하면 기본적인 가,감산 이외에 미,적분 지수 및 로그등과 같은 연산이 가능하다. 그리고 연산 증폭기를 보다 정밀한 측정기기 회로에 사용하기 위해서는 CMRR, Slew Rate, 입력Offset 전압 및 전류 등과 같은 속성을 알아야 이러한 기능과 연산회로의 동작을 확인한다.

2. 실험이론
반전증폭기 및 비반전증폭기
연산 증폭기의 기본회로는 반전증폭기와 비 반전증폭기이다. 비 반전증폭기에서는 입력전압과 출력전압의 위상차이가 영이고, 반전증폭기에서는 입력전압과 출력전압의 위상 차이는 역상인 180°가 된다.

(1)반전증폭기

아래의 그림은 반전 증폭기이다. 증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상 적인 연산 증폭기임을 표시한다. 가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의 입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 아래의 식이 된다.

<중 략>

(2) 비 반전증폭기

아래의 그림은 비 반전증폭기이다. 출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있다. 이를 부궤환이라고 한다. 만약 출력단자가 비 반전단자인 (+)에 연결되면 이는 정궤환으로 구성되며, 그 특성은 부궤환인 경우와 판이하게 달라진다. 그림 3처럼 부궤환으로 구성되면 이는 증폭기이지만, 정궤환으로 구성되면 이는 증폭기가 아니다. 따라서 출력단자의 입력 연결시에 그 극성에 주의해야 한다. 가상접지는 부궤환회로에서 발생되는 것이지 정궤환 회로에서 발생되는 것이 아니다.

참고 자료

없음