ring counter, jhonson counter 결과레포트

목차

1. 실험 제목
2. 실험 결과
3. 고찰

본문내용

이번 실험은 nexy4 board과 verilog code를 사용하여 ring counter, jhonson counter를 설계하고 실제로 board에 나타나는 결과를 확인하는 실험이었다. ring counter 와 jhonson counter 카운터의 차이점은 맨 마지막 플립플롭의 출력을 첫 번 째 플립플롭의 입력으로 연결하느냐, 아니면 마지막 플립플롭의 출력 중 NOT 출력을 첫 번 째 플립플롭의 입력으로 연결하느냐의 차이이다. 그에 따라 코드도 바뀌는 것을 알 수 있고, board 에 나타나는 양상도 바뀌는 것을 알 수 있다. CLK을 한 번 씩 줄 때마다 board에 빛이 한 칸씩 옆으로 이동하는 것을 관찰할 수 있었다. 코드가 조금이라도 어긋나면 synthesis 오류가 나거나 simulation이 정상으로 작동을 하지 않는다. 따라서 FPGA 실험에서는 코드를 틀리지 않고 정확하게 작성하는 것이 중요하다.

참고 자료

없음