[전자회로실험 예비보고서]연산 증폭기 기본 회로(A+)

소개글

전자회로실험 A+받은 보고서입니다. 교수님께 대표적으로 칭찬받고 보고서 예시로 쓰이고 있습니다. 참고하시고 좋은 성적 받으시길 바랍니다.

목차

1. 실험 목적

2. 이론적 배경
1) 연산 증폭기
2) 반전 증폭기
3) 비반전 증폭기
4) 적분기

3. 사용 장비 및 부품

4. 실험 방법

5. 예비 보고 사항

본문내용

1. 실험 목적
연산 증폭기를 이용하는 기본 회로인 비반전 증폭기, 반전 증폭기, 가산 증폭기, 적분기의 동작을 이해한다.

2. 이론적 배경
2.1 연산 증폭기
이상적인 연산 증폭기는 입력 저항과 차동 이득이 무한대이고, 동상 신호에 대한 이득, 출력 저항, 오프셋 전압이 0이며, 주파수에 무관한 특성을 가지고 있 으므로 그림 1-1과 같은 등가 회로로 나타낼 수 있다. 연산 증폭기는 그림 1-2와 같이 보통 부귀환을 걸어 사용하며 이 경우 이상적인 연산 증폭기의 경우 두 입력 전압이 같게 되어 가상 단락 상태(virtual short circuit)를 이룬다.

2.4 적분기
또 다른 응용 예로서 적분 회로를 생각하여 보자. 이상적인 적분 회로는 신호를 전류원의 형태로 커패시터에 가함으로써 구현할 수 있다. 커패시터 양단의 전압은 전류의 적분으로 표현되기 때문이다. 전압 신호를 전류로 바꾸기 위하여 저 항을 사용하는 그림 1-6과 같은 RC 적분 회로의 경우 커패시터에 걸리는 전압의 크기가 입력 신호에 비하여 작은 경우에만 입력 전압에 비례하는 전류가 얻어져 적분기 역할을 제대로 수행한다. 따라서 그림 1-7과 같이 저항의 다른 쪽 끝을 가상 접지에 연결하는 경우 항상 입력 전압에 비례하는 전류를 얻게 되고 또 그 전류가 커패시터에 흘러가게 되어 이상적인 적분기를 구현할 수 있게 된다. 그러나 현실적으로는 직류 이득이 너무 커서 연산 증폭기의 출력이 어느 한쪽으로 포화 되는 문제가 있으므로 큰 저항을 커패시터와 병렬로 연결하여 그림 1-8과 같은 회로를 사용한다.

3. 사용 장비 및 부품
직류 전원 공급 장치
함수 발생기
오실로스코프
디지털 멀티 미터
연산 증폭기 : 741(1개)
저항 : 1k, 10k, 100k, 1M, 390, 2k
커패시터 : 0.1uF (마일러, 1개)

참고 자료

없음