중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 설계실습 7. RC회로의 시정수 측정회로 및 방법설계

소개글

"중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 설계실습 7. RC회로의 시정수 측정회로 및 방법설계"에 대한 내용입니다.

목차

1. 서론

2. 설계 실습 결과
2.1 DMM의 Input Impedance 측정
2.2 DMM을 이용한 시정수 측정
2.3 RC회로의 파형 확인
2.4 오실로스코프의 잘못된 연결 방법
2.5 Offset 유무에 따른 RC회로 파형
2.6 낮은 주파수에서의 RC회로 파형

3. 결론

본문내용

1. 서론

주어진 RC time constant, 시정수를 갖는 RC회로를 설계해보고 Oscilloscope을 이용하여시간에 따라 Capacitor와 저항에 걸리는 전압 변화를 그래프로 확인해본다. 그리고 RC회로에서 Capacitor가 충전 및 방전되는 시간을 타이머로 직접 측정하여 계산을 통해 구한 시정수 값과 비교해본다.

다음과 같은 순서로 실험을 진행하였다.
① DMM의 Input Impedence 측정
② DMM을 이용한 시정수 측정
③ RC회로의 파형 확인
④ 오실로스코프의 잘못된 연결 방법
⑤ Offset 유무에 따른 RC회로 파형
⑥ 낮은 주파수에서의 RC회로 파형

2. 설계 실습 결과

2.1 DMM의 Input Impedance 측정
먼저 실험에서 사용할 22MΩ 저항의 크기를 측정한 결과 22.27MΩ이 측정되었다.
DC Power Supply와 22MΩ 저항, DMM을 다음과 같이 연결해주고 5V의 전압을 인가하면
DMM에 1.54V의 전압이 측정되며, 전압 분배 법칙을 이용하여 DMM의 Input Impedance
를 계산하면 다음과 같다.

2.2 DMM을 이용한 시정수 측정
실험하기에 앞서 사용하는 커패시터의 커패시턴스를 측정한 값은 다음과 같다.

이론값 측정값
10μF 10.5μF
4.7μF 5.15μF
10nF 13.3nF

다음과 같은 회로를 설계하여 커패시터의 충전과 방전 시간을 알아보고자 하였으나 커패시터 소자의 문제로 충전 시간 측정이 불가능 하여 방전 시간만 알아보았다.

커패시터가 완충이 된 상태에서 전원 선을 분리해 커패시터의 전압이 10V에서 36.8%인 3.68V 까지 내려가는 데 걸리는 시간인 시정수를 측정한 결과 다음과 같다. 이때 측정값으로 계산한 이론값은 τ=RC = 9.968MΩ * 10.5μF = 104.66초로 10V에서 커패시터가 방전을 시작하면 104.66초 뒤에 3.68V가 측정될 것이다.

참고 자료

없음