아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서

소개글

"아주대학교 논리회로실험 / 8번 실험 Counter 결과보고서"에 대한 내용입니다.

목차

1. 실험 과정 및 결과 분석
2. 예상 결과와의 비교
3. 고찰
4. 참고 문헌

본문내용

1. 실험 과정 및 결과 분석

1번 실험 회로 결선도
1. 7476, 7408 소자로 위와 같이 회로를 구성한다.
2. 76 소자의 1번 핀에 펄스를 입력한다.
3. 76 소자의 2,3,4,7,8,9,12 번 핀을 Vcc와 연결한다.
4. 76 소자의 15번 핀을 6번 핀과 연결한다.
5. 10,11,14,15번 핀의 출력이 나타날 것이다.
3. 해당 출력들을 AND 게이트 4개를 사용하여 A’B’, AB’, A’B, AB 출력으로 구성하고 출력부분에 LED를 연결한다.
4. 초기값 A,B = 0에서 클럭을 늘려가며 결과를 확인한다.

(※ 다이오드의 순서는 내림차순으로 A`B` AB` A`B AB )

<중 략>

실험 1에서는 J-K 플립플롭을 2단으로 연결하고 이에 클럭 신호를 연결하여 비동기식 2단 2진 Counter를 구성한다. 회로는 74HC76 칩과 74HC08 칩을 사용한다. 앞선 6번 실험과 7번 실험에서 확인했듯, 하나의 플립플롭은 1bit의 값을 가지며, 플립플롭을 서로 연결해서 사용하는 경우 데이터의 이동이 가능하다는 것을 확인했다. 카운터 회로는 이러한 성질에 입각한 것이라고 할 수 있겠다.
클록 (CLK)은 펄스 생성기를 사용하고, J와 K는 플립플롭 기준의 Set과 Reset 그리고 Q와 Q`는 출력 단자이다. 그 외에 CLR과 Preset과 같은 비동기 단자가 존재하는데, 이는 사전에 예비 보고서와 이전 실험의 질의 응답에서도 확인했듯, Negative Logic을 사용하므로 Vcc와 연결하여 영향을 끼치지 않도록 구성한다. 또, 해당 Logic에 근거하여 하강 펄스 구간에 대해 CLK가 발생하므로 클록 펄스를 인가했을 때 해당 회로의 진리표는 위와 같이 구성된다.
진리표의 결과를 분석하기에 앞서 해당 회로는 약간의 Delay가 존재함을 확인할 수 있다. 이는 회로에 클럭이 직렬로 연결된 형태이므로 펄스 생성기가 작동한다 하더라도 출력에 바로 적용되는 것이 아니기 때문이라고 볼 수 있다. 비동기식 회로의 특성이다.

참고 자료

아주대학교 논리회로 실험 강의 노트 (2020)
임석구 외 1인 공저, 『디지털 논리회로 (이론, 실습, 시뮬레이션)』, 제 2판, 2009, p462-504
wikipedia, (2020.10.29.), (2020.10.29.), ‘Counter’, https://en.wikipedia.org/wiki/Counter
ALLDATASHEET, (2020.10.29.), (2020.10.29.),
‘74HC00’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC08
‘74HC76’, https://www.alldatasheet.co.kr/view.jsp?Searchword=74HC76
‘7490’, https://www.alldatasheet.co.kr/view.jsp?Searchword=7490
‘SN7447A’, https://www.alldatasheet.co.kr/view.jsp?Searchword=SN7447A