(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]

소개글

"(기초회로 및 디지털실험) 4비트 전감가산기 설계 [4 bit adder-subtractor]"에 대한 내용입니다.

목차

Ⅰ. 설계과정
Ⅱ. 설계이론
Ⅲ. 설계
Ⅳ. 고찰

본문내용

Ⅰ 설계과정

4비트 전가산기와 전감산기의 원리를 이해한다.

조건 : TTL IC (SN7400, SN7404, SN7408, SN7432, SN7486)를 이용하여 구현한다.

Ⅱ 설계이론

반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 2개의 비트 A와 B를 더해 합 S와 자리올림 Cout를 출력하는 조합회로이고, 전가산기(full adder)란 2개의 비트 A, B와 밑자리로부터의 자리올림 Cin을 더해 합 S와 윗자리로의 자리올림 Cout를 출력하는 조합회로이다.

전가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로이다. 전가산기는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 다음 표에서 보는 바와 같이 덧셈해야 할 2개의 비트와 다른 숫자 위치에서 보내 온 자리 올림 비트를 받아 2개의 출력, 즉 합과 새로운 자리 올림수를 생성한다. 컴퓨터는 전가산기를 반가산기 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다. 이러한 전가산기는 두 개의 반가산기와 1개의 OR 게이트로 구성된다. 이를 토대로 진리표를 작성하면 다음과 같다.

참고 자료

없음