전자회로실험 TermProject 성균관대
- 최초 등록일
- 2021.07.06
- 최종 저작일
- 2021.06
- 13페이지/ MS 워드
- 가격 88,000원
소개글
이 보고서의 점수는 20점입니다. ( 20점 만점)
termproject평균 점수는 14점이었습니다.
목차
1. BJT & MOSFET 배경 이론
2. Large Signal Analysis
3. Small Signal Analysis
4. Design procedure
5. Proof – calculation & simulation
6. 결론 및 고찰
본문내용
6) 결론 및 고찰
이번 프로젝트에서 설계 제약에 맞추어 다단 증폭기를 설계해보았다. 비록 계산의 오차가 발생하여 전압 이득이 1007로 약간의 오차가 포함되어 있지만, 이 오차는 소수점을 다루는 문제에서 나타나는 오차이기 때문에 어쩔 수 없는 계산상의 오차이다. 이 오차를 최대한 줄이기 위해 소수점 5번째자리까지 반올림하여 진행하였지만, 더 이상의 오차를 줄일 수는 없었다.
이번 프로젝트를 통해 다단 증폭기의 첫 번째 단, 마지막 단, 중간 단의 역할을 제대로 이해하게 되었던 것같다. 특히, 이번 프로젝트의 설계에서 가장 중요한 마지막 단의 설계 제약은, 로드 저항으로 전류를 공급해야하고, Rout을 작게 해야한다는 마지막단의 설계 특성을 고려하지 않았다면 어떻게 접근해야했을지 감을 잡지 못했을 것이다. 하지만, 교수님의 강의 자료 덕분에 이를 수월하게 진행할 수 있었고, 특히, 대신호, 소신호 분석에 대해서 교수님의 자료와 다른 참고 서적[1]을 참고함으로써 수월하게 진행할 수 있었다. 또한, 지금까지 수행한 전자회로실험에서 배운 각 증폭기 설계와 각 증폭기의 저항 배분과 각 소자의 역할에 대한 통찰이 이번 보고서를 수행함에 있어서 큰 영향을 미쳤고, 증폭기 설계에 있어서 한 단계 발전한 나의 모습을 확인할 수 있어 뿌듯하였다.
하지만, 아쉬운점이 있다면, 이번 보고서에서 사용한 M1소자에 대해 약간의 아쉬움을 품는다. 그 이유는 다음과 같다. Large Signal Analysis에 쓴 것과 같이 이론적으로 Rg1 : Rg2 = 2.5 : 1로 수행하였을 때, 이론적으로 1000배 증폭하는 작동해야하지만, 작동하지 않았다. 이에 대해 분석해본 결과는 다음과 같다.
우선, C-S part만 따로 추출하여 대신호분석을 PSpice상에서 진행해보았다. 결선한 회로는 다음과 같다. R1과 R2의 비율을 확인하자.
참고 자료
없음