금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계2) 레포트

소개글

"금오공대 아날로그회로응용설계 - 위상 고정 루프(회로 설계2) 레포트"에 대한 내용입니다.

목차

1. PLL의 상용칩을 이용한 설계
2. PLL 의 주파수 체배 동작

본문내용

■ PLL의 상용칩을 이용한 설계

1. 8번 /9번 pin들에 연결된 Ro와 Co의 값에 따라 VCO의 발진 주파수의 범위 결정
(본 설계에서 +/- 5V 이용)

< 중 략 >

▶ 결론

- 주어진 위상 고정 루프 회로를 ADALM2000을 통해 진행하였습니다.
원하는 파형의 모습이 잘 나오지 않아 여러 번 실험을 진행하여 위와 같은 형태의 주파수 파형을 나타내었고, 이를 통해 PLL의 주파수 locking 동작을 검증 하였습니다.
결과적으로, 두 신호의 파형의 형태는 동일하거나 비슷하고, 위상만 차이가 있던 것은 대략 2kHZ부터 5kHz 정도로 추측할 수 있으며, 이 구간 내에서는 PLL이 locking 된 것으로 판단할 수 있습니다.

참고 자료

없음