공통 소오스 증폭기 [A+/PSpice/배경이론포함(교재카피)/예비레포트] 전자회로실험,이강윤

소개글

"[A+/PSpice/배경이론포함(교재카피)/예비레포트] 공통 소오스 증폭기 전자회로실험,이강윤"에 대한 내용입니다.

1. 만점 받은 보고서 입니다.
2. (중요)고찰 사항이 포함되어있습니다.
3. 결론 및 고찰이 자세히 서술되어있습니다.
4. 오차분석이 이루어져 있습니다.
5. PSpice 시뮬레이션이 포함되어 있습니다.

목차

1. 실험 개요

2. 실험 기자재 및 부품

3. 배경 이론
1) 공통 소오스 증폭기
2) MOSFET의 소신호 등가 회로

4. 실험 회로 및 실험 절차
1) 실험회로
2) 실험 절차

5. PSpice 시뮬레이션

6. 결론 및 고찰
1) 결론
2) 고찰

7. Reference

본문내용

실험 제목 : 공통 소오스 증폭기

1. 실험 개요
이 실험에서는 MOSFET을 이용한 공통 소오스 증폭기의 동작 원리를 공부하고, 실험을 통하여 특성을 측정하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다.

2. 실험 기자재 및 부품
• DC 파워 서플라이
• 디지털 멀티미터
• 오실로스코프
• 함수 발생기
• 2N7000(NMOS) (1개)
• 저항
• 커패시터

3. 배경 이론
- 공통 소오스 증폭기
아래 그림과 같은 기본적 공통 소오스 증폭기에서 입력은 게이트-소오스 전압(V_GS)이고, 출력은 드레인-소오스 전압(V_DS)이다. 게이트-소오스 사이의 소신호 입력 전압에 비례하는 전류가 드레인에 흐르고, 이 전류가 출력 쪽의 저항 R_D에 의해 전압으로 변환되면서 전압을 증폭시킨다.

아래 그림은 공통 소오스 증폭기의 전압 전달 특성을 나타낸다. 출력 전압은 아래 식과 같이 표현할 수 있으며, 입력 전압에 따라서 MOSFET의 동작 영역을 크게 세 가지로 나눌 수 있다.

참고 자료

이강윤. “공통 소오스 증폭기,” in 단계별로 배우는 전자회로 실험 : 기본 소자부터 응용까지, 1sted. 한빛아카데미, 2014, ch 11, pp. 177-190
유관호. (2021). Ch.5 MOSFETs [pdf]. Available:
Adel S. Sedra. “Diodes.” in SEDRA/SMITH Microelectronic Circuits, SEVENTH ed. New York :OxFord University Press, 2015, ch 5, pp. 246-292