서울시립대학교 전전설3 9주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)
- 최초 등록일
- 2021.03.20
- 최종 저작일
- 2020.05
- 10페이지/
MS 워드
- 가격 2,000원
소개글
"서울시립대학교 전전설3 9주차 결과레포트(설계 성공적, A+, 코로나로 인한 시뮬레이션 실험, 하지만 이론 주석 깔끔)"에 대한 내용입니다.
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Results of this Lab (실험 결과)
가. 실험 [1-1]
나. 실험 [1-2]
다. 실험 [1-3]
라. 실험 [1-4]
마. 실험 [2-1]
바. 실험 [2-2]
3. Conclusion & Discussion (결론 및 토의)
가. Summarize experiment contents & Studies from this Lab
4. Reference (참고문헌
본문내용
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
이번 실험에서는 가장 널리 사용되는 디지털 IC 기술인 CMOS의 반전기 회로를 알아본다.
<중 략>
3. Conclusion & Discussion (결론 및 토의)
가. Summarize experiment contents & Studies from this Lab
이번 실험에서는 MOSFET을 활용한 PMOS Inverter 회로를 만들고, NMOS bias circuit을 만드는 실험을 해보았다.
PMOS Inverter의 경우 NOT gate의 역할을 하는 논리 게이트로 많이 활용되고 있다. 이번 실험에서 Vm을 분석하는 과정을 진행해 보았는데, 실제 PMOS Inverter를 설계할 때, p 채널 소자의 폭을 n 채널 소자 폭의 2~4배로 제작하여 Qn과 Qp를 매치시켜주어 Vm이 Vdd/2가 되도록 제작하는 경우도 있지만, 이러한 완벽한 VTC를 얻는 대가로 p 채널의 폭이 길어지는 단점이 존재한다.
참고 자료
Adel S. Sedra, Kenneth C. Smith. Microelectronic. 7th ed. wiley, 2015, p.1301-1307
