PLL 설계에 필요한 Divider 설계과정

목차

1. 이론
2. 설계 진행과정
3. 설계 설명
4. 출처

본문내용

01. Divider
- Divider를 통해 VCO의 출력 주파수를 기준 주파수로 만든 후 위상을 판별.
- 필요한 n값에 맞게 설계하는 것이 중요.

02. 설계 진행과정
1주차 (5/9) : Tool 사용법 미흡, 정보 검색 후 D filp flop 설계 시작.
2주차 (5/16) : 교수님의 D filp flop 받음.
3주차 (5/23) : /2^n Divider 설계 완료
4주차 (5/30) : /5 Divider 설계, /3 설계 시작

참고 자료

https://www.slideshare.net/DeepakFloria/divide-by-n-clock
http://www.rfdh.com/bas_rf/begin/pll.php3