multiplexer(멀티플렉서) VHDL 실습보고서

소개글

"multiplexer(멀티플렉서)를 VHDL로 작성한 실습보고서 입니다.

목차

1. 목적(Purpose)

2. 배경이론(Background)
1) Multiplexer
2) 8-1 multiplexer
3) reference 및 확장방향

3. Source & Results
1) VHDL Source
2) Test bench source
3) Result wave

4. Result analysis

5. Discussion

본문내용

1.목적(Purpose)
이번 실습은 8-1 Multiplexer를 구현하는 실습으로 8개의 입력값중 1개의 출력값을 선택하여 만들어내는 Multiplexer를 설계하는 실습이다. 8개의 입력값과 3비트의 selection 값을 이용하여 값을 선택하고 1개의 출력값을 만들어내며, 구현하는 방법으로는 2-1 Multiplexer 7개를 가지고 8-1을 구현하는 식으로 설계한다. 지난 실습에 이어 component를 이용하여 실습하는데, 자일링스 상에서 먼저 2-1multiplexer을 모듈로 만들고, 이 모듈을 component로 불러오는 방법을 이용하여 회로를 구성한다.

2. 배경이론(Background)
1)Multiplexer
여러 개의 입력신호중 하나를 선택하여 출력하는 논리회로로, 세가지 값으로 구성된다, 입력값과, 입력값을 선택해주는 값, 그리고 출력값으로 구성되며, 가장 간단한 구조인 2-1 Multiplexer를 구현한다면, 입력값 2비트, 2개의 입력값중 1개를 선택해주는 selection 값 1비트, 그리고 출력값(1비트)으로 구성된다. 마찬가지 방법으로 4-1, 8-1, 16-1 등을 만들어 낼수 있으며, 입력값이 2^n개 일 때, 이 중 한가지를 선택하기 위해서는 n비트의 select값이 필요하다. 아래는 가장 기본적인 2-1 multiplexer의 모식도, truth table이다. input에는 2비트, Selection 비트에는 1비트의 값이 들어간다.

참고 자료

없음