아주대 전자회로실험 결과7 output stage 회로

소개글

"아주대 전자회로실험 결과7 output stage 회로"에 대한 내용입니다.

목차

1. 실험목표

2. 실험 및 결과분석
1) class A 증폭기
2) class B 증폭기
3) class AB 증폭기

3. 고찰

본문내용

1. 실험목표
이번 실험의 목표는 class-A, B, AB output stage 회로에 대해 동작특성을 이해하는 것이다.

<중 략>

또한 Q2에서 VED = -4.3233 + 4.9546 = 0.6313V로 VTH보다 크고 VB > VE이므로 Q2가 동작한다는 것을 알 수 있다.
입력신호가 들어오지 않았지만 Q2가 켜져 있어 전력소모가 심하다는 것을 알 수 있다.
예비보고서의 simulation에서도 VAB = 632.05mV, VED = 633mV로 Q1, Q2가 항상 동작한다. 하지만 iE = 0.3mA로 실험보다는 낮은 전류이다.

<중 략>

Q1을 이용한 입력과 출력의 증폭은 emiter follower이다. 전압이득은 Av = RE/(RE+(1/gm))으로 나타나며 이 회로에서 RE대신 Q2 bjt를 사용하고 있다. Q2의 base와 emitter가 ac ground이므로 collector단에서 본 Q2의 저항 RE는 RE = ro + gm*100과 같은 큰 저항이다. 즉, 전압이득 Av = 1이다. (“입력과 출력전압의 관계” 그래프로 전압이득이 1임을 확인할 수 있다.)
DC bias에서 알 수 있듯이 VAB(=VBE) = 627.32mV이며 이는 “입출력 전압의 X-Y sweep”그래프에서도 확인할 수 있다.
class A는 동작점의 중앙에 bias를 맞춰 포화가 잘 되지 않는다. 오실로스코프로 최대로 인가할 수 있는 전압은 5Vp-p이며 출력 파형에서도 포화가 되지 않았음을 알 수 있다.

참고 자료

없음