디지털 시계 실습 vhdl 레포트 (12,60진 카운터)

목차

1. MUX 2x1 component
1) 멀티플렉서의 정의
2) Vhdl를 이용한 코드
3) 출력 결과

2. FND Decoder
1) FND Decoder 의 정의
2) Vhdl를 이용한 코드
3) 출력 결과

3. 1초 생성기
1) 이론적 배경
2) Vhdl를 이용한 코드
3) 출력 결과

4. 60진 카운터
1) 이론적 배경
2) Vhdl를 이용한 코드
3) 출력 결과

5. 12진 카운터
1) 이론적 배경
2) Vhdl를 이용한 코드
3) 출력 결과

6. 디지털 시계
1) 이론적 배경
2) 설계 과정

7. 실습 결과
1) DE2 보드를 이용한 결과 및 문제점의 해결 방안
2) 결과 고찰

본문내용

1. MUX 2x1 component

1) 멀티플렉서의 정의
MUX 란 Multiplexer를 뜻한다. 멀티 플렉서는 여러 개의 입력신호를 받아서, 그들 중 하나만 출력 신호를 내보내는 조합회로로 동작한다. 입력 신호가 N개라고 할 때 log2N 개의 선택 신호 수가 필요하다.
왼쪽 그림의 I0,I1은 입력이므로 선택신호는 S한개 임을 알 수 있다. 예를 들면 S=0일 때는 I0이 통과, S=1 이면 I1이 통과하는 방식으로 동작하게 된다.
출력 Z를 식으로 표현하면 Z=S’I0+ SI1 이다.
이를 논리 회로로 나타내면
오른쪽 회로로 표현할 수 있
다. 이 회로는 component를 활용하여 코딩을 할 때 활용하기 좋다.
멀티 플렉서의 반대의 의미로 디 멀티플렉서가 있는데, 한 개의 입력 신호를 여러 출력 선들 중의 하나로 출력하는 조합 회로이다. 데이터 분배기라고도 불린다. 통신에서는 멀티플렉서와 디 멀티플렉서가 쌍을 이뤄서 사용하는 경우가 많다. 1x2 DeMUX의 회로는 다음과 같다.

2) Vhdl를 이용한 코드
Mux 2x1 component
Entity
A, B : 입력 신호
SEL : MUX의 출력 결정 신호 입력으로 선언
Y : mux 의 출력 신호

Architecture

Mux 2x1의 기능을 component로 구현하기 위해 and_gate, or_gate, not_gate 를 component로 선언했다. 그 후 각 소자들의 기능을 정의하기 위해 signal로 NotS, AandNotS, BandS를 전역 변수로 선언하였다.

각 소자의 입출력을 선언한 부분이다. MUX 2x1 회로도를 보면 and gate 2개, or gate 1개, not gate 1개로 구성되기 때문에 이에 따라 출력을 선언했음을 알 수 있다.

3) 출력 결과
결과
입력신호 A,B에 각기 다른 파형을 입력하고, 입력신호 SEL이 0 이면 A, 1이면 B가 출력됨을 Y를 통해 알 수 있다.

참고 자료

없음