10, 16진 카운터 설계 vhdl 5-6-7카운터 포함

목차

1. D Flip/Flop
1) D Flip/Flop 이란?
2) 코드 및 설명
3) 출력 결과

2. 16진 카운터
1) 이론적 설명
2) 코드 및 설명
3) 출력 결과

3. 10진 카운터
1) 이론적 설명
2) 코드 및 설명
3) 출력 결과

4. 5-6-7 반복 3진 카운터
1) 이론적 설명
2) 코드 및 설명
3) 출력 결과

5. 2~13 반복 12진 카운터
1) Register란?
2) 코드 및 설명
3) 출력 결과

6. 고찰

본문내용

1. D Flip/Flop

1) D Flip/Flop 이란?

D Flip/Flop 이란 지연(delay)형 플립플롭을 의미한다. 클럭이 1 일 때 입력 값을 Q로 전달하는 Flip Flop으로 실습 결과를 예상해보면 출력 신호가 입력 신호보다 약간 밀려서 출력될 것임을 예상할 수 있다. D-Flip Flop의 회로도와 진리표는 다음과 같다.

2. 16진 카운터 (출력 값 0~15)

1) 이론적 설명

카운터란 특정한 현상이 발생 했을 때, 그 현상의 발생 횟수를 셈해주는 회로로서 이번 설계 실습에선 다양한 카운터를 설계, 실습해보게 된다. 16진 카운터는 0~15까지의 수를 반복하여 출력하게 되는데 이는 16진수에 해당한다. 16진수란 보통 일상에서 사용하는 0~9 10진수가 아닌 0,1,…9,a,b,c,d,e 까지 총 16개로 사용하는 진수이다.

3. 10진 카운터 (출력 값 0~9)

1) 이론적 설명

앞의 16진수 카운터의 경우에는 vector(3 downto 0) 이 이미 16진수를 나타내기 때문에 다른 코드를 작성하지 않아도 16진수 카운터로서 동작을 했음을 보았다. 10진 카운터의 경우는 vector(3 downto 0)으로 선언한 뒤에 코드를 추가로 작성하여 값이 9가 된다면 다시 0으로 돌아가도록 설계 해야 한다.

4. 5-6-7 반복 3진 카운터

1) 이론적 설명

이번 카운터는 값이 5,6,7만 출력되고 다시 5-6-7-5-6-7-5-6-7-… 으로 반복되는 카운터를 설계 해본다. 출력에 5,6,7이란 값을 넣으려면 3비트를 선언해야 각각 “101”, “110”, “111”의 값을 넣을 수 있다. 따라서 출력을 vector(2 downto 0) 으로 선언하여 3비트를 사용하도록 한다.

5. 2~13 반복 12진 카운터

1) 이론적 설명

이번엔 값이 2~13으로 반복되는 12진 카운터를 설계 해본다. 기본적인 틀은 5-6-7 반복 3진 카운터와 같다.

참고 자료

없음