서강대학교 디지털논리회로실험 레포트 4주차
- 최초 등록일
- 2020.08.12
- 최종 저작일
- 2019.09
- 24페이지/ MS 워드
- 가격 1,000원
소개글
"서강대학교 디지털논리회로실험 레포트 4주차"에 대한 내용입니다.
목차
1. 실험 제목
2. 실험 목적
3. 이론
4. 실험과정
5. 검토사항
6. 토의 및 결론
7. 참고문헌
본문내용
1.실험제목: Multiplexers, Exclusive-OR, and Three state devices
2.실험목적:
- Multiplexer의 동작원리와 활용방법을 이해한다.
- Exclusive-OR gate의 동작원리와 활용방법을 이해한다.
- Three-state 소자의 동작원리와 활용방법을 이해한다.
3.이론
3-1) Multiplexers
Multiplexer는 n개의 입력 신호로부터 1개를 선택해서 출력에 연결해주는 digital switch로서 간단히 MUX라고도 불린다. 그림 1은 n개의 입력을 갖는 b-bit multiplexer의 일반적인 형태를 보여준다. 이 때 일반적으로 n = 2b의 관계를 갖는다. 따라서 상용으로 존재하는 multiplexer에서 일반적으로 n= 2, 4, 8, 16이고 b=1, 2, 3, 4 등이다. n개의 입력 중 하나를 선택하는 신호의 개수 s는 log2n으로 주어진다. Multiplexer는 여러 신호들의 선택적인 연결이 필요한 경우에 매우 유용하게 사용된다. 그림 2는 8-to-1 mux인 74x151 과 그의 진리표를 보여준다.
그림 1. n개의 입력을 갖는 b-bit multiplexer
그림 2. 74x151 multiplexer와 그 진리표
Multiplexer를 이용하면 n개의 data source를 하나의 buss를 이용하여 전송할 수 있다. 이 때, 상대편에서는 bus를 통해 전달된 신호를 m개의 목적지 중 하나에 연결시키는 역할을 하는 소자가 필요한데, 이를 demultiplexer라고 한다. 이를 스위치 형식으로 표현한 것이 그림3-(a)에 나타나 있다. 그림 3-(b)는 block diagram 표현이다. Enable신호를 갖는 binary decoder (예를 들어, 74x139)가 그림 4처럼 demultiplexer로 사용될 수 있다
그림 3. demultiplexer
그림 4. Decoder를 이용한 demultiplexer 구현
3-2) Exclusive-OR
Exclusive-OR(XOR) gate는 두개의 입력을 갖는데, 그 중에 하나의 입력만이 1인 경우 에 1을 출력한다.
참고 자료
S. Brown and Z. Vranesic, “Fundamentals of Digital Logic with VHDL Design,’ 3rd edition, McGraw-Hill, 2009