인하대 vlsi 2주차 inveter
- 최초 등록일
- 2020.07.09
- 최종 저작일
- 2020.07
- 10페이지/ 압축파일
- 가격 3,000원
목차
1. 실습 이론
2. 실습내용
01. Layout
02. Hspice( Magic Tool을 이용하여 추출한 netlist파일 & dc, tran시뮬레이션)
03.직접 손으로 작성한 netlist 파일 & dc, tran시뮬레이션
3. 고찰
01.각 layer에 대한 설명
02. Inverter의 이상적인 pMOS와 nMOS의 비율
03. Process에 의한 공정 fff,sss,ttt corner에 대한 차이점 분석
본문내용
Inverter는 입력신호를 그대로 반전시켜서 출력단에 내보내주는 회로입니다. Pmos와 Nmos로 즉, cmos형태로 간단하게 인버터를 구성해줄 수 있는데, Vdd인 위쪽에 pmos, GND인 아래쪽에 nmos를 연결해주고 gate를 polysilicon으로 공통으로 묶어준후에 입력 신호를 이곳에 주면 반전된 신호가 pmos의 drain, nmos의 drain이 결합된 노드쪽으로 나오게 됩니다. 원리는 1을 넣어주면 pmos는 off가 되고 nmos는 on이 되어 GND와 출력단이 연결이되어 0이되고, 0을 넣어주면 pmos는 on이 되고 nmos는 off가 되어 Vdd와 출력단이 연결되어 1이 되는 것 입니다. 기본 p-substrate기판에서 시작한다고 가정할 때 nmos는 그대로 그 위에 n diffusion을 놓고 설계하지만 pmos는 n-well을 만들어준 후 설계해야 합니다. 이는 mos의 구조에서 자연스럽게 발견되는 기생 diode를 항상 off시켜주기 위한 조건으로 , 이 같은 조건에 의해서 각각의 diode에 reverse바이어스가 걸리도록 Vdd와 GND를 이용해 차단시켜줍니다. Mos는 또한 채널 형성의 유무에 의해 Source와 Drain 사이에 carrier가 흐르게 되는 소자이고, 이에 따라 source와 drain사이의 doping농도는 상관이 없습니다.
각 metal과 mos의 결합부위, metal과 metal의 결합부위에는 contact을 걸어주어 저항을 낮춰줘야 합니다.
참고 자료
없음
압축파일 내 파일목록
inverter보고서.docx