컴퓨터 구조 과제 2 - 소프트웨어학과

소개글

chapter 4,5,6
19년도 2학기 2번째 과제입니다. 매년 내는 문제 내용은 비슷합니다.

목차

1. Show the interconnection of three modules in Fig.3.15.
2. Explain the locality of memory reference used in the design of cache memory.
3. Explain why a memory hierarchy is employed in contemporary computer systems.
4. If the access time of main memory = Tm, the cache access time=Tc, the cache hit ratio is H, what is the effective memory acess time? Expain the ways to improve the speedup by the cache.
5. Consider a byte addressable main memory of 8Gbytes, block size of 8bytes, and a cache consisting of 1M lines.
1) Specify the number of bits in the memory address.
2) How many bits in memory address are used for TAG in direct, associative and 2-way set associative mapping
3) Compare the mapping process of direct and associative mapping
6. Explain the difference between write through policy and write back policy.
7. Explain advantages of a split cache compared to a unified cache.
Which of L1, L2, and L3 cache is proper for split cache?
8. For a system with 2 levels of cache, Tc1= 1st level cache access time, Tc2= 2nd level cache access time,
Tm= main memory access time, H1= 1st level cache hit ratio, H2= 2nd level cache hit ratio
Provide an equation for effective memory access time Ta for a read operation.
9. If 4 clock cycles(address, read, wait, data in each clock) are required for memory read operations in a synchronous bus (clock frequency: 2GHz) with 16 data lines(16bits), calculate the maximum memory transfer rate (in bps).

본문내용

1. 개념
: 첫 번째 메모리 모듈은 동일한 길이의 N word들로 구성되고 각 word에는 고유한 숫자 주소(0,1,2,.....,N-1)가 지정된다. 데이터의 한 word는 메모리에서 읽거나 쓸 수 있다. 작동 특성은 읽기 및 쓰기 제어 신호로 표시되며 작업 위치는 주소로 지정된다. 두 번째 I/O 모듈은 시스템 관점에서 볼 때 I/O는 기능적으로 메모리와 비슷하다. I/O 모듈은 둘 이상의 외부 장치를 제어할 수 있고 외부 장치에 대한 각각의 인터페이스를 포트로 언급할 수 있으며, 별개의 주소를 포함할 수 있다. 또 외부 장치와의 데이터 입출력을 위한 외부 데이터 경로가 있다. 마지막으로, I/O모듈은 인터럽트 신호를 프로세서로 보낼 수 있다. 세 번째 프로세서는 명령어와 데이터를 읽고 처리하며 제어 신호를 사용하여 시스템의 전체 작동을 제어한다. 또 인터럽트 신호를 수신한다.

참고 자료

없음