설계실습 7. RC회로의 시정수 측정회로 및 방법설계 결과보고서

소개글

중앙대학교 전자전기공학부 전기회로 설계실습 보고서입니다.
19년 기준 성적은 A+나왔으며 실험 분반에서 보고서 점수중 가장 높은점수를 받았으니 믿고 구매하셔도 됩니다.

목차

1. 서론
2. 결론

본문내용

요약:voltage divide를 이용해 구한 DMM의 내부저항은 9.958MΩ이다.이 DMM과 2.2uf의 커패시터를 이용해 시정수를 알아보는 실험을 했다.충전할 때는 평균적으로 23.7초의 시정수를 가졌고 방전할 때도 같은 수치의 시정수가 나왔다.이론 값은 21.9076초인데 오차의 가장 큰 원인은 커패시터의 표기 값과 측정값의 차이로 인한 오차이다. 10nF 커패시터와1KΩ으로 계산한 시정수는 10us이고 측정값으로 구한 시정수는9.919us이다.오차는 0.81%이고 그 원인은 커패시터와 저항의 표기 값과 측정값의 차이 때문이다. 그 후엔 Function generator(+), 저항, 커패시터, Function generator(접지)의 순서로 연결하고 저항의 양단에 오실로스코프의 단자를 연결하였을 때의 파형을 측정했는데 입력전압의 파형만 나왔다.이렇게 회로를 구성하면 정확하게 회로를 측정할 수 없다는 것을 알 수 있었다. Function generator의 출력을 1v(peak to peak)의 사각파(high = 0.5v, low = -0.5v, duty cycle = 50%)로 4.3의 실험을 반복하면 저항전압은 1v에서 감소 -1v에서 증가하는 것을 알 수 있다.저항 전압이 입력사각파 보다 커 보이지만 사실은 4.3과 같은 값이라는 것을 알 수 있다.Function generetor의 출력이 1v이기 때문이다.실험 4.3에서 측정한..

<중 략>

사용계측기:oscilloscope, Digital Multimeter
서론:처음으로 커패시터가 포함된 회로를 다루며 커패시터와 인덕터가 있는 회로의 필수적인 개념인 시정수에 대해 알아보고 계산값과 측정값의 차이, 주기 등에 대해 알아보는 실험을 했다.

참고 자료

없음