• LF몰 이벤트
  • 캠퍼스북
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

[전자회로실험] 기본 논리 함수 및 gate와 가산기

*현*
최초 등록일
2003.10.25
최종 저작일
2003.10
37페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

꼼꼼하게 작성한 실험 자료입니다. 연습-실험문제 및 실험예상 결과 PSPICE STIMULATION등 실험에 관한 전체작인 예비자료가 들어 있습니다.
실험에 있어서 모든자료가 들어 있으니 참고 하시기 바랍니다. 문서의 방식은 여타 대학 기준에 맞추어 만들어져 있습니다.

목차

1 실험목적
2 안전 및 유의사항
3 시료 및 사용기기
4 관련이론
5 IC 소자
6 TTL & CMOS 반도체
7 Logic 74 TTL Series Arrangements
8 실험 절차 및 문제

- 실험의 목적
- 실험에 대한 생각
- 이론치, Pspice

본문내용

능동소자인 트랜지스터나 FET를 찌그러짐이 없는 증폭기로 사용하기 위해서는 각 소자에 바이어스를 인가해 주어야 한다. 그 이유는 능동소자들의 전체 정 특성 곡선이 선형이 아닌 비선형 특성을 일부 갖고 있기 때문이다.
3) I2L (Intergrated Injection Logic)

DCTL의 변형회로이며, 쌍극성 TR 기술을 이용한 LSI(대규모 집적회로)용으로 대단히 우수한 게이트이다. 부하저항을 pnp 트랜지스터로 대치함과 동시에 또 isolation의 필요성 자체를 없앰으로써 집적도의 관점에서 게이트 구조의 최적화를 시도한 논리회로의 개념이 1972년에 도입된 intergrated injection logic (I2L), 혹은 merged transistor logic (MTL)이다. 이의 기본 착안점은 아래그림에서와 같이 스위칭 트랜지스터의 베이스에 직접 pnp트랜지스터로부터 전류가 공급되므로 npn트랜지스터와 pnp트랜지스터를 집적시킨 것이다.

참고 자료

없음
*현*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 아주대학교 논리회로실험 / 3번 실험 예비보고서 8페이지
    이 때, 가장 기본적인 조합 논리회로에는 가산기. ... 실험 이론 조합 논리회로 조합 논리회로기본 게이트들의 조합으로 이루어진 ... 본 실험에서는 이진수의 더하기와 빼기 기능을 수행하는 가산기와 감산기의 기본
  • 한글파일 광운대학교 전기공학실험 실험6. 논리조합회로의 설계 결과레포트 [참고용] 9페이지
    가산기기본 동작을 이해함으로써 논리회로 조작능력을 함양한다. 3. ... 실험 개요 논리게이트 조합을 통해 보다 복잡한 논리함수관계를 구하는 연습을 ... 또한 조합논리회로 설계를 직접 해보며 가산기회로를 구현하고 반가산기
  • 한글파일 기본 논리 함수 gate와 가산기 예비 report 9페이지
    실험 제목 기본 논리 함수 gate와 가산기 2. 실험 목적 ? ... 실험에 필요한 기본 지식 · 논리회로 논리회로는 로직 회로라고도 하며, 전자회로의 ... 실험절차 예상 [참고] 논리회로 실험에서 논리상태 입력과 출력상태 확인은
  • 한글파일 [전자회로실험] 기본 논리 함수 gate와 가산기(결과) 23페이지
    NAND GATE만으로 반가산기를 구성하여 본다. 5. ... 가산기 회로를 구성한다. 1) 회로를 보고 진리표를 작성하여 결과를 예측한다 ... 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.
  • 워드파일 전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 예비보고서 11페이지
    구성 회로> (2) 전가산기 (가) 덧셈하기 위한 논리 회로의 하나로 전가산기는 ... (가) GATE PRIMITIVE MODELING 실험 ( ... 원리와 ga릴로그(Verilog) 언어는 전자 회로 시스템에 쓰이는
더보기
최근 본 자료더보기
탑툰 이벤트
[전자회로실험] 기본 논리 함수 및 gate와 가산기
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업